“盡管45納米及以下技術(shù)節(jié)點的銅互連技術(shù)已經(jīng)相對成熟，但是仍需要繼續(xù)研發(fā)新材料和新工藝以滿足器件方面更高的需要。”來自Novellus的Dr. Bob Havemann在5月28日舉辦的第五屆銅互連及相關技術(shù)國際研討會上講到，“超低k值的介電材料、更薄的低電阻率的阻擋層，以及低缺陷率的CMP研磨劑都是未來幾年內(nèi)銅互連最有希望的改變點，盡管這種改變可能只是微小的、漸進式的改變�！�

眾所周知，技術(shù)節(jié)點不斷減小時RC delay問題就愈發(fā)突出。不僅如此，諸如通孔可靠性、電遷移和多孔低k材料的機械性能等問題也都限制著45納米甚至32納米的大規(guī)模量產(chǎn)。Dr. Bob Havemann特別指出，在45納米時，電遷移問題必須解決，否則電遷移帶來的空洞對整個互連結(jié)構(gòu)來說將是致命的�？梢栽阢~金屬層的頂部淀積一層覆蓋層，如Ta(N)、Co(WP)、W等。這些材料與銅的黏附性良好、擴散程度低，并且可防止空洞的出現(xiàn)。但是這種方法最大的問題是增加了金屬線的電阻率。研究人員正在尋找合適的方法來改善這個問題。

對于比較熱門的阻擋層/銅籽晶層領域，Dr. Bob Havemann介紹了Novellus的Hollow Cathode Magnetron（HCM）技術(shù)。該技術(shù)采用了淀積—刻蝕—Flash 三步一氣呵成的方法來達到良好的薄膜質(zhì)量、臺階覆蓋性和較少的頂部突懸，可使PVD 工藝擴展至32納米技術(shù)節(jié)點。至于發(fā)展至22納米時，Dr. Bob Havemann比較看好iALD工藝。數(shù)據(jù)顯示，iALD工藝已被用于淀積TaN、Ru和Cu，其中iALD TaN+PVD Ta Flash 雙層工藝可使線電阻率大幅降低，電遷移的可靠性可與標準的PVD Ta(N) 相媲美。

中芯國際的吳漢明博士認為，推動技術(shù)節(jié)點不斷減小的三大要素是cost、performance和power，其中成本的相當一部分增長將會來自于新材料的使用。他認為在45納米時代浸入式光刻將占據(jù)絕對優(yōu)勢，但是到了32納米時，雙重圖形、EUV、E-beam等將有長足發(fā)展。縱觀45/32納米時代的CMOS制造，patterning、gate dielectric、strained silicon和超低k值材料將是制程工藝突破的主要領域。

復旦-諾發(fā)互連研究中心由復旦大學和Novellus公司于2003年10月聯(lián)合成立，其舉辦的銅互連及相關技術(shù)國際研討會到今年已是第五屆。會議旨在為微電子產(chǎn)業(yè)專門人才提供先進互連技術(shù)研究的良好平臺，促進我國微電子等相關專業(yè)的教學與科研工作。本次會議中來自Novellus、KLA-Tencor和SMIC等眾多知名公司的專家進行了精彩的演講，近200人參與了本屆會議。
 
查詢進一步信息，請訪問http://www.semi.org.cn/news/news_show.aspx?id=6711