（產通社/楊棋，12月13日）半導體工藝的進步以摩爾定率的速度推動著集成電路產業(yè)的發(fā)展。隨著芯片工藝線徑越來越細，集成度越來越高，半導體工藝加工中可能引入越來越多的各種失效。利用傳統(tǒng)的功能仿真向量進行生產制造芯片的后期測試，雖然有的工程師認為由于充分測試過電路的功能，然而實際上功能測試向量還很不完備，在亞微米、深亞微米制造工藝條件下，功能測試向量所能達到的測試覆蓋率只有50-60%左右，測試的質量得不到充分保證。

另外，隨著電子器件日趨小型化，功能測試向量的產生和運行都十分昂貴，芯片的測試成本已經占總體成本相當大一部分比例；與此同時功能測試向量還不便于失效器件的故障診斷。因此，當產品的研究開發(fā)工作不斷向前邁進的同時，T&M技術必須能夠與R&D的步伐一致，這意味著需要一種能夠對處于R&D階段的產品方案進行測試的新型T&M系統(tǒng)——可測性設計(DFT)。

在設計引入測試技術的DFT通過提高電路的可測試性，保證芯片的高質量生產和制造。借助于EDA技術，可以實現(xiàn)可測試性設計的自動化，提高電路開發(fā)工作效率，并獲得高質量的測試向量，從而提高測試質量和降低測試成本。DFT目的就是為了確保ASIC/SOC芯片在生產制造之后，通過測試的產品都能夠正確無誤地工作。

可測性設計的內容主要包括：測試綜合——芯片設計過程中DFT在設計中自動插入測試結構，確保生產加工后的芯片易于測試；ATPG——利用EDA工具自動產生可以在ATE上運行的測試向量，利用EDA工具自動診斷導致元器件失效的故障產生的原因；BIST——利用EDA工具自動生成被測電路的測試用IP，完成測試序列生成和輸出響應分析兩個任務，通過分析被測電路的響應輸出，判斷被測電路是否有故障。

衡量測量的主要指標包括速度(針對制造業(yè))、準確性(針對實驗室)或費用(以保持競爭力)，這三點不但儀器儀表制造商非常重視，儀器儀表用戶同樣十分關注。因此，測量的總體發(fā)展趨勢是速度越來越快，準確性越來越高，測量成本越來越低。從產品角度觀察，無論是單臺儀器還是測試系統(tǒng)都朝著數(shù)字化、智能化、多功能、小型化、模塊化、標準化和開放型方向發(fā)展。