【產(chǎn)通社，7月9日訊】Cadence設(shè)計(jì)系統(tǒng)公司（NASDAQ: CDNS）消息，設(shè)計(jì)服務(wù)公司——?jiǎng)?chuàng)意電子（GUC）使用Cadence Encounter?數(shù)字實(shí)現(xiàn)系統(tǒng)（EDI）和Cadence光刻物理分析器成功完成20納米系統(tǒng)級(jí)芯片（SoC）測(cè)試芯片流片。雙方工程師通過緊密合作，運(yùn)用Cadence解決方案克服實(shí)施和可制造性設(shè)計(jì)（DFM）驗(yàn)證挑戰(zhàn)，并最終完成設(shè)計(jì)。

在開發(fā)過程中，創(chuàng)意電子使用Cadence Encounter解決方案用于支持20納米布局布線流程所有的復(fù)雜步驟，包括雙圖形庫的制備、布局、時(shí)鐘樹綜合、保持固定、布線和布線后優(yōu)化。創(chuàng)意公司還使用Cadence Litho Physical Analyzer（光刻物理分析器）用于DFM驗(yàn)證，將20納米工藝變化的不確定性變成可預(yù)見影響從而有助于縮短設(shè)計(jì)周期。

查詢進(jìn)一步信息，請(qǐng)?jiān)L問官方網(wǎng)站http://www.cadence.com。（文潔，博達(dá)公關(guān)）