【產(chǎn)通社，8月15日訊】Cadence設(shè)計(jì)系統(tǒng)公司（NASDAQ: CDNS）消息，上海華力微電子有限公司基于Cadence Encounter數(shù)字技術(shù)交付出55納米平臺(tái)的參考設(shè)計(jì)流程。從現(xiàn)在起，華力微電子首次在其已建立的55納米工藝平臺(tái)上實(shí)現(xiàn)了從RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結(jié)果。
 
在該流程中所使用的Cadence數(shù)字工具包括RTL Compiler、Encounter Digital Implementation 系統(tǒng)、Conformal LEC、QRC Extraction、Encounter Timing系統(tǒng)、Encounter Power系統(tǒng)和Physical Verification系統(tǒng)。除了Cadence工具以外，全芯片流程彰顯華力微電子55納米庫、存儲(chǔ)器IP和IO功能特色。

查詢進(jìn)一步信息，請(qǐng)?jiān)L問官方網(wǎng)站http://www.cadence.com，以及http://www.hlmc.cn。