【產(chǎn)通社，9月5日訊】Cadence設計系統(tǒng)公司（NASDAQ: CDNS）消息，中芯國際集成電路制造有限公司（SMIC；NYSE股票代碼：SMI；HKEX股票代碼：981）已采用Cadence數(shù)字工具流程，應用于新款SMIC Reference Flow 5.1，一款為低功耗設計的完整的RTL-GDSII 數(shù)字流程。Cadence流程結(jié)合了先進功能，以幫助客戶為40納米芯片設計提高功率、性能和面積。流程中使用的Cadence工具有：RTL Compiler、Encounter Digital Implementation System、Encounter Conformal Low Power、Cadence QRC Extraction、Tempus Timing Signoff Solution、Encounter Power System、Physical Verification System和Cadence CMP Predictor。
SMIC新款Reference Flow 5.1支持Cadence時鐘同步優(yōu)化技術(shù)（CCOpt），這是Cadence Encounter?數(shù)字實現(xiàn)系統(tǒng)的關(guān)鍵特征。其認證過程顯示：與傳統(tǒng)的時鐘樹綜合方案相比，CCOpt能夠在SMIC 40納米流程上降低14%的功耗、節(jié)省11%的面積、提高4%的性能。
- Cadence的層次化低功耗數(shù)字流程，結(jié)合了最新版本的流行功率格式CPF2.0。
- Cadence的物理驗證系統(tǒng)（PVS），包括中芯國際的首個使用Cadence PVS的在線40納米DRC/LVS 驗證規(guī)則文件，以及SMIC首個40納米的Dummy Fill規(guī)則文件。
- GigaOpt技術(shù)，進行了RTL-to-GDSII的核心優(yōu)化。
查詢進一步信息，請訪問官方網(wǎng)站http://www.smics.com。（文潔，博達公關(guān)）
（完）
