【產(chǎn)通社，7月3日訊】Micron Technology, Inc.（納斯達(dá)克股票代碼：MU）官網(wǎng)消息，其與Intel合作為Intel下一代Xeon Phi處理器提供封裝疊加內(nèi)存解決方案，其研發(fā)代碼為Knights Landing。該內(nèi)存解決方案是這兩家公司為了沖破內(nèi)存壁壘的長(zhǎng)期合作成果，其采用了基本的DRAM和堆疊技術(shù)，后者也被Micron混合內(nèi)存立方產(chǎn)品使用。

該內(nèi)存的持續(xù)內(nèi)存帶寬達(dá)到DDR4的5倍，每比特能耗僅為其三分之一，占用面積僅為其一半，Knights Landing高性能封裝疊加內(nèi)存將高速邏輯和DRAM層合并到一個(gè)經(jīng)優(yōu)化的封裝中，將為性能和能耗設(shè)置新的行業(yè)標(biāo)桿。內(nèi)存堆疊優(yōu)化了可靠性、可用性和可服務(wù)性，這是高性能計(jì)算系統(tǒng)的關(guān)鍵因素。Knights Landing系統(tǒng)的首次應(yīng)用之一——下一代Cray XC超級(jí)計(jì)算機(jī)——于4月29日由NERSC推出。

Micron計(jì)算和網(wǎng)絡(luò)事業(yè)部副總裁Tom Eby說(shuō)到，“Intel的多集成核心（MIC）結(jié)構(gòu)加上Micron的高性能內(nèi)存是一種強(qiáng)大的組合。Intel和Micron的先進(jìn)技術(shù)成功地將處理器嫁接到內(nèi)存系統(tǒng)，該內(nèi)存系統(tǒng)非常罕見(jiàn)地將低功耗和超大帶寬相結(jié)合�！�

Intel工作站和高性能計(jì)算數(shù)據(jù)中心集團(tuán)副總裁兼總經(jīng)理Charles Wuischpard說(shuō)到，“下一代Intel Xeon Phi處理器，研發(fā)代碼為Knights Landing，其發(fā)布時(shí)將具備16GB高性能封裝疊加內(nèi)存，其持續(xù)內(nèi)存帶寬比DDR4大幅度提高，帶來(lái)極高的能源利用率并極大節(jié)省空間。這是第一款使用這種新型高性能封裝疊加內(nèi)存的Intel HPC處理器。這將使全球頂尖的研究人員、科學(xué)家和工程師能夠更加快速地運(yùn)行更大的工作負(fù)載，同時(shí)只需維持當(dāng)前的代碼投資。能與Micron合作交付這種內(nèi)存，我們深感榮幸。”

查詢(xún)進(jìn)一步信息，請(qǐng)?jiān)L問(wèn)官方網(wǎng)站http://www.micron.com/products/hybrid-memory-cube。