【產通社，1月29日訊】鏗騰設計系統(tǒng)公司（Cadence Design Systems; NASDAQ：CDNS）官網消息，其Sigrity 4-pack并行及分布式計算技術和Sigrity System Explorer將更新在電源感知信號完整性工具包中，與此同時對于PCB和封裝設計和分析者也提供靈活的購買選項。這個Sigrity技術包可快速精確地提取PCB Sign-off精度的模型來提高設計效率。
 
Cadence研發(fā)、定制IC和PCB事業(yè)部副總裁Vinod Kariat說：“2015年Sigrity產品的解決方案以高速、低功耗電子產品的關鍵設計為目標，尤其是移動和物聯網市場的相關產品。設計師可以根據不同的應用需求，以簡單但高性價比的授權方式，采用我們最新的功能（如分布式運算加速和多用戶訪問）實現LPDDR4的設計和仿真簽收�！�
 
其中，Sigrity 4-pack并行及分布式計算是一種新的授權方式，允許設計師在額外四臺電腦上同時并行執(zhí)行計算任務，由此加快產品開發(fā)時間，使精確提取PCB互連模型的速度能提高三倍。Sigrity System Explorer功能能提取通用的拓撲結構，實現各種架構考慮電源的信號完整性（SI）分析和瞬態(tài)電源完整性（PI）分析�？紤]電源的信號完整性（SI）分析功能可以完全依據JEDEC兼容性檢查的指標要求來進行LPDDR4的分析，包括針對內存接口大容量通道仿真中的誤碼率分析。

Cadence還宣布了一些新的產品包，為具有較大分析需求的小型分析團隊提供靈活的授權選項。這些產品包包括：
  ·當單個用戶同時負責SI和PI任務時，可選擇Allegro Sigrity SI和Allegro Sigrity PI基礎產品的捆綁授權。
  ·當單個用戶同時負責內存接口和SerDes接口時，可選擇SystemSI產品并行和串行總線分析的捆綁授權。
 
泰克公司（Tektronix）高性能示波器部門的副總裁Brian Reich說：“我們和Cadence的合作可以使雙方的工程師團隊合作開發(fā)工具，提升我們共同客戶的產品開發(fā)流程。通過雙方合作，Cadence的工具可以使我們的客戶在產品開發(fā)原型階段就得到支持，并可以順利過渡到產品開發(fā)的測試和測量階段。以移動內存接口為例，在我們?yōu)殡娮域炞C提供示波器為主的解決方案時，Sigrity的高效解決方案可以貫穿LPDDR4原型設計的始終。這種協作模式可以幫助我們共同的客戶加速產品上市時間�！�

查詢進一步信息，請訪問官方網站http://www.cadence.com/news/sigrity2015。