【產(chǎn)通社，1月21日訊】楷登電子（Cadence Design System, Inc.；NASDAQ：CDNS）官網(wǎng)消息，海思半導(dǎo)體（HiSilicon）完成對(duì)Cadence Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)的評(píng)估，將其用于28納米和高級(jí)鰭式場(chǎng)效電晶體數(shù)字信號(hào)處理器（FinFET DSP）的設(shè)計(jì)項(xiàng)目。Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)不僅助力海思半導(dǎo)體實(shí)現(xiàn)1.2GHz最佳性能目標(biāo)，而且對(duì)比前代方案進(jìn)一步縮小20%產(chǎn)品面積。

海思半導(dǎo)體后端設(shè)計(jì)部部長(zhǎng)夏禹表示，“我們決定采用Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)。它不僅能達(dá)到我們的目標(biāo)頻率，還能顯著縮小DSP模塊面積。Cadence的解決方案為復(fù)雜高階工藝節(jié)點(diǎn)設(shè)計(jì)專(zhuān)門(mén)打造，不僅能夠充分滿足客戶對(duì)產(chǎn)品的要求，產(chǎn)品上市時(shí)間也大幅縮短�！�

Cadence數(shù)字與簽核事業(yè)部資深副總裁兼總經(jīng)理Anirudh Devgan博士表示，“Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)專(zhuān)為大規(guī)模復(fù)雜設(shè)計(jì)打造，解決產(chǎn)品性能以及功耗，性能和面積（PPA）面臨的挑戰(zhàn)；事實(shí)證明，它已經(jīng)幫助海思半導(dǎo)體實(shí)現(xiàn)了PPA和項(xiàng)目周轉(zhuǎn)時(shí)間的全面完善。需要特別指出的是，產(chǎn)品面積大幅縮小后依然能實(shí)現(xiàn)最高頻率目標(biāo)，不僅幫助海思半導(dǎo)體縮短了實(shí)現(xiàn)時(shí)間，還節(jié)約了大規(guī)模設(shè)計(jì)的研發(fā)成本�！�


應(yīng)用特點(diǎn)


Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)采用GigaPlace解算器為基礎(chǔ)的布局技術(shù)、GigaOpt低功耗優(yōu)化、CCOpt并發(fā)時(shí)鐘及數(shù)據(jù)通路優(yōu)化引擎等先進(jìn)技術(shù)，充分應(yīng)對(duì)高難度的復(fù)雜設(shè)計(jì)。同時(shí)，Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)采用大規(guī)模并行處理架構(gòu)，核心算法能夠利用多線程分布式計(jì)算，這大幅度提升了使用行業(yè)標(biāo)準(zhǔn)硬件進(jìn)行設(shè)計(jì)的容量和運(yùn)行速度。上述先進(jìn)技術(shù)使得海思半導(dǎo)體無(wú)需對(duì)數(shù)百萬(wàn)單元尺寸的設(shè)計(jì)模塊使用層次化實(shí)現(xiàn)方法。

作為下一代物理設(shè)計(jì)實(shí)現(xiàn)解決方案，Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)可助開(kāi)發(fā)者在實(shí)現(xiàn)高質(zhì)量設(shè)計(jì)與最佳PPA的同時(shí)加快產(chǎn)品上市速度。


供貨與報(bào)價(jià)


查詢進(jìn)一步信息，請(qǐng)?jiān)L問(wèn)官方網(wǎng)站http://www.cadence.com/products/di/innovus_implementation_system/pages/default.aspx。    （完）