歐盟委員會第6框架計(jì)劃(FP6)下PULLNANO項(xiàng)目組近日公布了多項(xiàng)與32nm和22nm CMOS技術(shù)平臺相關(guān)的重大研究成果，其中包括實(shí)現(xiàn)了一個(gè)采用32nm設(shè)計(jì)規(guī)則的功能CMOS SRAM(靜態(tài)隨機(jī)存取存儲器)演示單元。PULLNANO是一個(gè)由38個(gè)歐洲合作組織共同承辦的集體項(xiàng)目，成員包括著名的以芯片制造業(yè)為中心的研究機(jī)構(gòu)、大學(xué)和中小企業(yè)。PULLNANO項(xiàng)目的目標(biāo)是開發(fā)先進(jìn)的知識，確保歐洲芯片制造商在2010年32nm CMOS技術(shù)商業(yè)化后繼續(xù)在全球微電子市場保持領(lǐng)先的地位。

大多數(shù)采用先進(jìn)的CMOS技術(shù)制造的復(fù)雜系統(tǒng)芯片(SoC)都需要SRAM存儲器單元，因此演示一個(gè)功能SRAM是一個(gè)重要的里程碑。PULLNANO聯(lián)盟采用創(chuàng)新的MOS晶體管制造出一個(gè)功能SRAM單元，這項(xiàng)技術(shù)的架構(gòu)與45nm技術(shù)節(jié)點(diǎn)使用的晶體管有很大的不同。這種晶體管采用一種低功耗方法，該方法基于全耗盡絕緣硅(FDSOI)以及一個(gè)由高K柵介質(zhì)組成的柵疊層和一個(gè)單金屬電極疊層。這個(gè)演示單元被認(rèn)為是世界首次采用FDSI、高K介質(zhì)和金屬柵極制造的最小的SRAM單元。PULLNANO提前到達(dá)了第一個(gè)里程碑，預(yù)計(jì)今年年底還將推出一個(gè)更小的單元。
 
在2007年召開的舊金山IEEE國際集成電路互連技術(shù)大會上，PULLNANO合作伙伴還公布了PULLNANO項(xiàng)目的與后道工序(BEOL)相關(guān)的研究成果。BEOL是指有源器件如晶體管與金屬連線互連時(shí)的芯片制造階段。PULLNANO證明45nm技術(shù)節(jié)點(diǎn)使用的材料和集成機(jī)制經(jīng)過改進(jìn)后可以是一個(gè)可靠的32nm節(jié)點(diǎn)解決方案，同時(shí)還提出一個(gè)采用所謂的“氣隙”方法的在32nm和22nm技術(shù)節(jié)點(diǎn)上提供更高性能的創(chuàng)新架構(gòu)。

在建模和仿真方面，PULLNANO的學(xué)術(shù)合作伙伴開發(fā)出一個(gè)能夠預(yù)測32nm和22nm CMOS技術(shù)節(jié)點(diǎn)的產(chǎn)品性能的創(chuàng)新方法。這些方法包括允許提前評估溝道材料等新技術(shù)和高K介質(zhì)的選擇對實(shí)際制造工藝的影響的新仿真器。在物理精度和計(jì)算結(jié)果之間選擇最好的折衷參數(shù)，可以有效地解釋控制這些先進(jìn)產(chǎn)品工作的量子機(jī)械效應(yīng)。這項(xiàng)成本有助于豐富ITRS (國際半導(dǎo)體技術(shù)開發(fā)計(jì)劃)標(biāo)準(zhǔn)器件的性能評估工具。

“32nm技術(shù)對于半導(dǎo)體制造商是一個(gè)至關(guān)重要的技術(shù)節(jié)點(diǎn)，因?yàn)槲覀冋谔幚淼墓鑼又幌喈?dāng)于幾個(gè)原子的厚度，量子機(jī)械效應(yīng)在這里變得越來越重要，”意法半導(dǎo)體研發(fā)合作項(xiàng)目經(jīng)理及PULLNANO項(xiàng)目協(xié)調(diào)人Gilles Thomas表示，“32nm和22nm技術(shù)的產(chǎn)業(yè)化成功需要深入了解物理問題以及最先進(jìn)的建模和仿真工具，PULLNANO聯(lián)盟在這些方面居世界領(lǐng)先水平�！�

技術(shù)詳情，請聯(lián)系意法半導(dǎo)體研發(fā)項(xiàng)目經(jīng)理兼PULLNANO項(xiàng)目協(xié)調(diào)員Gilles Thomas；聯(lián)系電話：+33 47692 6667。有關(guān)PULLNANO的詳細(xì)信息，登錄網(wǎng)站www.pullnano.eu。