【產(chǎn)通社，12月25日訊】中國科學(xué)院微電子研究所（Microelectronice of Chinese Academy of Sciences）官網(wǎng)消息，2017國際電子器件大會(huì)（IEDM）近日在美國舊金山召開。會(huì)上，微電子所劉明院士的科研團(tuán)隊(duì)展示了1Mb 28nm嵌入式阻變存儲(chǔ)器測(cè)試芯片以及8層堆疊的高密度三維阻變存儲(chǔ)器陣列的最新研究成果。 

以RRAM和MRAM為代表的新型存儲(chǔ)器將被認(rèn)為是28nm及后續(xù)工藝節(jié)點(diǎn)中嵌入式存儲(chǔ)的主要解決方案。劉明團(tuán)隊(duì)在RRAM方向具有長達(dá)10年的研究積累，于2015年開始聯(lián)合中芯國際、國網(wǎng)智芯等單位，以產(chǎn)學(xué)研合作方式共同推進(jìn)RRAM的實(shí)用化。經(jīng)過兩年多的努力，在中芯國際28nm平臺(tái)上完成了工藝流程的開發(fā)與驗(yàn)證，并在此基礎(chǔ)上設(shè)計(jì)實(shí)現(xiàn)了規(guī)模為1Mb的測(cè)試芯片。 

垂直結(jié)構(gòu)的高密度三維交叉陣列，結(jié)合了3D-Xpoint以及3D-NAND兩種架構(gòu)的優(yōu)勢(shì)，具有制備工藝簡單，成本低廉以及集成密度高等優(yōu)點(diǎn)。劉明團(tuán)隊(duì)在前期四層堆疊結(jié)構(gòu)的基礎(chǔ)上（IEDM 2015 10.2、VLSI 2016 8.4）實(shí)現(xiàn)了8層結(jié)構(gòu)的設(shè)計(jì)，進(jìn)一步驗(yàn)證了RRAM三維結(jié)構(gòu)微縮至5nm以下的可能性。 

基于上述成果的2篇研究論文入選2017國際電子器件大會(huì)。第一作者呂杭炳研究員、羅慶博士分別作了題為“BEOL Based RRAM with One Extra-mask for Low Cost, Highly Reliable Embedded Application in 28nm Node and Beyond”，以及“8-Layers 3D Vertical RRAM with Excellent Scalability towards Storage Class Memory Applications”的口頭匯報(bào)。 

IEEE國際電子器件大會(huì)（IEDM）始于1954年，現(xiàn)已成為全球報(bào)道半導(dǎo)體及電子領(lǐng)域最新的科技、研發(fā)設(shè)計(jì)、制造、物理學(xué)及建模技術(shù)的主要論壇，旨在為產(chǎn)學(xué)研界的研究學(xué)者提供關(guān)于電子器件最新研究進(jìn)展和研究成果的國際交流平臺(tái)。
 
查詢進(jìn)一步信息，請(qǐng)?jiān)L問官方網(wǎng)站http://www.ime.cas.cn。（Lisa WU, 365PR Newswire）    （完）