【產(chǎn)通社，6月11日訊】清華大學(xué)新聞中心（Tsinghua University News Center）官網(wǎng)消息，第45屆國際計算機體系結(jié)構(gòu)大會（International Symposium on Computer Architecture，簡稱ISCA）6月2-6日在美國洛杉磯召開。清華大學(xué)微納電子系博士生涂鋒斌在會上做了題為《RANA：考慮增強動態(tài)隨機存取存儲器刷新優(yōu)化的神經(jīng)網(wǎng)絡(luò)加速框架》（RANA: Towards Efficient Neural Acceleration with Refresh-Optimized Embedded DRAM）的專題報告。該項研究成果大幅提升了人工智能計算芯片的能量效率。

國際計算機體系結(jié)構(gòu)大會是計算機體系結(jié)構(gòu)領(lǐng)域的頂級會議。本次大會共收到378篇投稿，收錄64篇論文，涂鋒斌報告的研究論文是今年大會中國唯一被收錄的署名第一完成單位的論文。清華大學(xué)微納電子系尹首一副教授為本文通訊作者，涂鋒斌為本文第一作者，論文合作者還包括清華大學(xué)微納電子系魏少軍教授和劉雷波教授。

隨著人工智能應(yīng)用中神經(jīng)網(wǎng)絡(luò)規(guī)模的不斷增大，計算芯片的大量片外訪存會造成巨大的系統(tǒng)能耗，因此存儲優(yōu)化是人工智能計算芯片設(shè)計中必須解決的一個核心問題�？芍貥�(gòu)研究團隊提出一種面向神經(jīng)網(wǎng)絡(luò)的新型加速框架：數(shù)據(jù)生存時間感知的神經(jīng)網(wǎng)絡(luò)加速框架（RANA）。RANA框架采用了三個層次的優(yōu)化技術(shù)：數(shù)據(jù)生存時間感知的訓(xùn)練方法，混合計算模式和支持刷新優(yōu)化的增強動態(tài)隨機存取存儲器（eDRAM）存儲器，分別從訓(xùn)練、調(diào)度和架構(gòu)三個層面優(yōu)化整體系統(tǒng)能耗。實驗結(jié)果顯示，RANA框架可以消除99.7%的eDRAM刷新能耗開銷，而性能和精度損失可以忽略不計。相比于傳統(tǒng)的采用SRAM的人工智能計算芯片，使用RANA框架的基于eDRAM的計算芯片在面積開銷相同的情況下可以減少41.7%的片外訪存和66.2%的系統(tǒng)能耗，使人工智能系統(tǒng)的能量效率獲得大幅提高。

微納電子系可重構(gòu)計算團隊近年來基于可重構(gòu)架構(gòu)設(shè)計了Thinker系列人工智能計算芯片（Thinker I，Thinker II，Thinker S），受到學(xué)術(shù)界和工業(yè)界的廣泛關(guān)注�？芍貥�(gòu)計算團隊此次研究成果，從存儲優(yōu)化和軟硬件協(xié)同設(shè)計的角度大幅提升了芯片能量效率, 為人工智能計算芯片的架構(gòu)演進開拓了新方向。

查詢進一步信息，請訪問官方網(wǎng)站http://news.tsinghua.edu.cn。    （完）