【產通社，6月8日訊】臺灣集成電路制造股份有限公司（TSMC；TWSE股票代碼：2330；NYSE股票代碼：TSM）官網消息，其將于6月9-14日在日本京都舉行的2019年VLSI技術及電路研討會（2019 Symposia on VLSI Technology & Circuits）發(fā)表新興內存、二維材料、以及系統(tǒng)整合技術之研究論文。

VLSI技術及電路研討會邀請臺積公司發(fā)表專篇論文闡述嵌入式磁阻式隨機存取內存（eMRAM）的研究現(xiàn)況，臺積公司另有三篇論文也獲得大會肯定選為亮點論文，共同探討今年研討會的主題──將半導體推向極限，實現(xiàn)無縫聯(lián)結新世界。上述論文展現(xiàn)了臺積公司自先進邏輯晶體管使用的創(chuàng)新材料、特殊制程技術組合中的新興高效能嵌入式內存，到可協(xié)助客戶于效能與成本之間取得最佳優(yōu)勢的系統(tǒng)整合解決方案等全方位的技術領先地位。

臺積公司技術研究副總經理黃漢森博士表示：“VLSI研討會不僅特別亮點展示我們的論文，還邀請我們闡述研究的成果，對此臺積公司感到無比的榮幸。這些論文來自我們杰出且經驗豐富的研究人員，以及年輕優(yōu)秀工程師的心血結晶，臺積公司向來秉持技術領先的承諾，我們有信心未來將持續(xù)提供優(yōu)異的技術，協(xié)助客戶釋放創(chuàng)新�！�


受邀論文


臺積公司受邀發(fā)表以“嵌入式磁阻式隨機存取內存技術近期進展與未來方向”為題之論文，闡述一項有望取代即將面臨微縮極限的嵌入式閃存的技術──非揮發(fā)性eMRAM。本論文陳述了具備焊錫回焊（Solder Reflow）能力的22nm eMRAM的研究成果，此項技術能夠在封裝過程中承受焊錫高溫，而且制造過程中預存的內存數(shù)據并不會在高溫封裝過程中流失。相較于28nm嵌入式閃存，具備焊錫回焊能力的22nm eMRAM大幅減少所需增加的光罩層，其寫入數(shù)據速度與可靠度亦高度提升，相當適合應用于重視保留預存數(shù)據的產品，例如穿戴式及物聯(lián)網裝置。同時，本論文亦提出，若不需具備焊錫回焊能力，有機會可更大幅降低eMRAM寫入數(shù)據功耗及讀取時間，而且仍能維持其非揮發(fā)性，呈現(xiàn)非揮發(fā)性的隨機存取內存的特性，諸多應用例如低耗電機器學習推論處理器皆能夠受惠于上述特性。


亮點論文


3nm及更先進制程晶體管微縮面臨的主要挑戰(zhàn)之一，在于晶體管電子流通的信道不但要更短，同時也必須更薄，以確保良好的開關閘行為，因此衍生了二維通道材料的研究。臺積公司發(fā)表的“直接使用信道區(qū)域選擇性CVD成長法在SiOx/Si基板上制造的40nm信道長度上閘極WS2 pFET的首次展示”論文展示了使用一種有潛力的二維材料二硫化鎢（WS2）進行大量生產的可能性，利用產業(yè)所熟悉的的化學氣相沉積（CVD）半導體制程直接在硅晶基板上制造WS2短信道晶體管。原本生產WS2薄膜的傳統(tǒng)制程要求將材料先沉積于藍寶石基板，移除之后再放置于硅晶圓之上，相較之下，信道區(qū)域選擇性CVD提供了更加簡易的量產方法。本論文有助于量產未來世代晶體管的研究方向。

臺積公司其他兩篇亮點論文則是以整體系統(tǒng)層次出發(fā)，藉由小芯片（Chiplet）的組合建構出系統(tǒng)而非個別晶體管的方式來解決微縮的挑戰(zhàn)。不同于系統(tǒng)單芯片（System-on-Chip, SoC）將系統(tǒng)的每一個組件放在單一裸晶上，小芯片是將不同的功能分散到可以不同的制程技術生產的個別微小裸晶，提供了靈活性與節(jié)省成本的優(yōu)勢，且面積小的裸晶與較大裸晶相比，本就具有更好良率。然而，為了達到與系統(tǒng)單芯片相當?shù)男�，小芯片必須能夠透過密集、高速、高帶寬的連結來進行彼此溝通。

臺積公司以“適用于高效能運算的7nm 4GHz Arm核心CoWoS小芯片設計”為題的論文詳細介紹了CoWoS先進封裝解決方案中的7nm雙小芯片系統(tǒng)。每個小芯片內建運作頻率4GHz的Arm核心以支持高效能運算應用，芯片內建跨核心網狀互連運作頻率可達4GHz，小芯片之間的鏈接則是透過臺積公司獨特的Low-voltage-In-Package-INterCONnect（LIPINCON）技術，數(shù)據傳輸速率達8Gb/s/pin，并且擁有優(yōu)異的功耗效益，相較于最近其他論文所展示的類似連結解決方案的效能范圍則介于2Gb/s/pin至5.3Gb/s/pin。

最后，臺積公司發(fā)表的“3D多芯片與系統(tǒng)整合芯片（SoIC）的整合”論文則是揭露了完整的三維（3D）整合技術，此項系統(tǒng)整合芯片解決方案將不同尺寸、制程技術、以及材料的已知良好裸晶直接堆棧在一起。論文中提到，相較于傳統(tǒng)使用微凸塊的三維集成電路解決方案，臺積公司的系統(tǒng)整合芯片的凸塊密度與速度高出數(shù)倍，同時大幅減少功耗。此外，系統(tǒng)整合芯片是前段制程整合解決方案，在封裝之前連結兩個或更多的裸晶。因此，系統(tǒng)整合芯片組能夠利用臺積公司的整合型扇出（InFO）或CoWoS的后端先進封裝技術來進一步整合其他芯片，打造一個強大的“3D X 3D”系統(tǒng)級解決方案。

除了上述的亮點論文之外，臺積公司亦對高通公司發(fā)表的論文“7nm行動系統(tǒng)單芯片、5G平臺技術及設計共同開發(fā)支持PPA與可制造性”做出貢獻，闡述高通驍龍TMSDM855行動系統(tǒng)單芯片及采用7nm FinFET技術的全球第一個商用5G平臺。

查詢進一步信息，請訪問官方網站http://www.tsmc.com.tw，以及http://vlsisymposium.org/press-kit。（Lisa WU，365PR Newswire）    （完）