【產(chǎn)通社，1月4日訊】世芯電子股份有限公司（Alchip Technologies Ltd；TWSE股票代碼：3661）官網(wǎng)消息，其基板上晶圓上芯片（Chip-on-Wafer-on-Substrate, CoWoS）封裝技術(shù)針對高效能運算（HPC）等級，適合對于有特定產(chǎn)品需求且為高性能IC的Hyperscalers、OEM、及無晶圓IC等設(shè)備廠商。

世芯電子總經(jīng)理沈翔霖表示：“為應(yīng)對未來強大的高效能運算所帶來的挑戰(zhàn)，封裝技術(shù)被視為延續(xù)摩爾定律的最佳解方。為符合在更小尺寸上能擁有更多功能及高性能等需求，了解如何應(yīng)用此封裝技術(shù)是為重要關(guān)鍵。我們提供的技術(shù)服務(wù)范圍涵蓋了系統(tǒng)規(guī)劃、中介層設(shè)計、測試、鑒定及生產(chǎn)。”

由臺積電所研發(fā)之CoWoS封裝技術(shù)對于成功部署當今的高效能運算（HPC）ASIC至關(guān)重要。CoWoS是臺積電于2012年首次推出的2.5D晶圓級多芯片封裝技術(shù)，該技術(shù)在硅中介層（interposer）上集成了多個并排（side-by-side）芯片。各個芯片通過硅中介層上的微型凸塊（micro-bumps）結(jié)合在一起，形成晶圓上芯片（chip-on-wafer，簡稱CoW）。通過黏合封裝基板完成封裝，此配置提高了互連密度和性能。

現(xiàn)今的CoWoS微芯片（chiplet）包含高性能的系統(tǒng)芯片（SoC）及高帶寬內(nèi)存（high bandwidth memory，簡稱HBM）。CoWoS服務(wù)涵蓋多項封裝設(shè)計，新一代SoC及HBM2E技術(shù)即是使用CoWoS 2.5D封裝技術(shù)，將原本大小為65mm*65mm與先前的55mm*55mm結(jié)合，以達最高效益。世芯電子支持所有臺積2.5D封裝解決方案。

世芯針對CoWoS的設(shè)計服務(wù)涵蓋系統(tǒng)規(guī)劃，其包含結(jié)構(gòu)規(guī)劃、能源規(guī)劃、封裝球規(guī)劃、中介層裸晶放置、SoC布局規(guī)劃及IP/IO整合；亦包含了整體服務(wù)之中介層實體設(shè)計、基板設(shè)計、測試設(shè)計邏輯嵌入、中介層邏輯驗證、系統(tǒng)級晶圓封裝及CoWoS/封裝機械及翹曲模擬。協(xié)助客戶從系統(tǒng)層級的設(shè)計角度自行整合封裝與IC設(shè)計，將IC制造的尺寸與功能發(fā)揮到極限。

查詢進一步信息，請訪問官方網(wǎng)站http://www.alchip.com。（Donna Zhang，張底剪報）    （完）