【產(chǎn)通社，5月31日訊】創(chuàng)意電子（Global Unichip Corp.；臺灣股票代碼：3443）官網(wǎng)消息，其GLink-3D晶粒疊晶粒（Die-on-Die, DoD）接口IP將采用臺積電的5nm、6nm制程以及3DFabric先進封裝技術(shù)，為人工智慧（AI）、高效能運算（HPC）和網(wǎng)絡(luò)（Networking）應(yīng)用打造全方位3D解決方案。


產(chǎn)品特點


人工智能、高效能運算和網(wǎng)絡(luò)應(yīng)用對存儲器需求正在快速增長，而SRAM與邏輯單元的面積比率也與日俱增。從7nm微縮至5nm和3nm制程節(jié)點時，邏輯單元的密度和效能均有所提升，但是SRAM則變化不大。將SRAM與邏輯單元去整合化之后，就能在效率最高的制程節(jié)點上分別設(shè)計所需的SRAM和邏輯單元。只要使用臺積電的3DFabric封裝技術(shù)，即可在互連和I/O晶粒的上方或下方，堆棧多層CPU和SRAM（快取、封包緩沖區(qū)）晶粒。能夠?qū)崿F(xiàn)這種可擴充的SRAM和模塊化運算應(yīng)用，靠的就是創(chuàng)意電子GLink-3D的高頻寬、低延遲、低功耗，以及3D堆棧晶粒之間的單點對多點接口。CPU、SRAM和I/O（SerDes、HBM、DDR）晶�？煞謩e在效率最高的制程節(jié)點中導(dǎo)入，只要堆棧組裝不同的晶粒組合，即可滿足不同市場區(qū)隔的需求。系統(tǒng)啟動時除了會識別已堆棧組裝的SRAM和CPU晶粒，同時也會分配每一晶粒ID，定義可用的存儲器空間和運算資源，并啟用與堆棧晶粒相連的單點對多點GLink-3D接口。 

臺積電的3DFabric SoIC平臺技術(shù)可進一步提升連接效率，相較于同類最佳的2.5D接口GLink 2.0（已于2020年12月設(shè)計定案），GLink-3D的頻寬密度提高6倍、延遲降低6倍，功耗則降低2倍。多個3D堆棧晶�？梢酝高^GLink-2.5D互連并使用CoWoS和InFO_oS封裝技術(shù)，即可與HBM存儲器組裝在一起。  

GLink-3D的主要特點：
- 支援臺積電5nm和6nm制程節(jié)點的系統(tǒng)整合芯片（SoIC）堆棧；
- 單點對多點接口，可讓主晶粒同時與多個堆棧晶粒相連；
- 穩(wěn)健的全雙工流量（每平方毫米9Tbps）；
- 速度：每通道5.0Gbps；
- 極短的端對端延遲（<2ns）和低功耗設(shè)計（<0.2pJ/bit）；
- 單一電源電壓75V±10%。


供貨與報價


查詢進一步信息，請訪問官方網(wǎng)站http://www.guc-asic.com。（張怡，產(chǎn)通發(fā)布）    （完）