【產(chǎn)通社，8月25日訊】中國科學院微電子研究所（Microelectronice of Chinese Academy of Sciences）官網(wǎng)消息，根據(jù)國際器件和系統(tǒng)路線圖（IRDS2023），在集成電路邏輯技術(shù)領(lǐng)域，互補場效晶體管（CFET）是繼FinFET和水平GAA之后的下一代晶體管架構(gòu)。CFET技術(shù)通過將NMOS與PMOS器件垂直堆疊，改變傳統(tǒng)平面工藝或FinFET/GAA的水平布局模式，在更小的空間內(nèi)實現(xiàn)更高的集成密度和更佳的性能。

近日，微電子所基于自主研發(fā)的垂直溝道技術(shù)，提出和研制出一種單片集成的互補垂直溝道晶體管結(jié)構(gòu)（CVFET）。該結(jié)構(gòu)制造工藝采用與CMOS制造工藝兼容的雙側(cè)面技術(shù)，通過兩步外延工藝分別控制納米片溝道厚度和柵極長度，實現(xiàn)了n型和p型納米片晶體管的上下堆疊和自對準一體集成。其電學特性如下：上下層（NMOS/PMOS）器件的亞閾值擺幅（SS）分別為69?mV/dec和72?mV/dec，漏致勢壘降低（DIBL）分別為12?mV/V和18?mV/V,電流開關(guān)比（Ion/Ioff）分別為3.1×106和5.4×106。其CMOS反相器可實現(xiàn)正常的信號相位反轉(zhuǎn)功能，在1.2?V的電源電壓（VDD）下，反相器增益為13?V/V；在0.8?V的工作電壓下，高電平噪聲容限（NMH）和低電平噪聲容限（NML）分別為0.343?V和0.245?V。

該研究成果以“Complementary Vertical FETs (CVFETs) Enabled by a Novel Dual-Side Process”（DOI. 10.1109/LED.2025.3587989）為題，于2025年7月正式發(fā)表在?IEEE Electron Device Letters期刊上。該項研究得到了國家自然科學基金、中國科學院戰(zhàn)略性先導專項（A類）等項目的支持。

查詢進一步信息，請訪問官方網(wǎng)站http://ime.cas.cn/kygz/kydt/index_1.html，以及https://ieeexplore.ieee.org/document．11077411。（Robin Zhang，產(chǎn)通數(shù)造）    （完）