【產(chǎn)通社，11月7日訊】華中科技大學(xué)（Huazhong University of Science & Technology, HUST）官網(wǎng)消息，集成電路學(xué)院鄒雪城團(tuán)隊(duì)博士生劉玖陽(yáng)的研究課題“高性能RISC-V向量核心”在體系結(jié)構(gòu)領(lǐng)域取得重要突破，并被第58屆計(jì)算機(jī)體系結(jié)構(gòu)頂會(huì)MICRO接收并現(xiàn)場(chǎng)作報(bào)告。研究提出一款開(kāi)源的、支持亂序執(zhí)行的高性能RISC-V向量核“Titan-I”，解決現(xiàn)代計(jì)算中向量處理器的擴(kuò)展性難題，為HPC和密碼學(xué)等高算力需求領(lǐng)域提供了新的解決方案。論文題為“泰坦一號(hào)：開(kāi)源高性能RISC-V矢量核心（Titan-I: An Open-Source, High Performance RISC-V Vector Core）”。研究在 MICRO-58斬獲全部三項(xiàng)“Artifact Evaluation”官方認(rèn)證徽章。

傳統(tǒng)向量架構(gòu)在擴(kuò)展數(shù)據(jù)路徑寬度和向量長(zhǎng)度時(shí)，面臨嚴(yán)重的路由擁塞、掩碼廣播和指令級(jí)并行調(diào)度瓶頸，難以滿足HPC和密碼學(xué)等工作負(fù)載的需求。為解決這些挑戰(zhàn)，研究團(tuán)隊(duì)提出的T1架構(gòu)引入了多項(xiàng)微體系結(jié)構(gòu)創(chuàng)新。在數(shù)據(jù)并行方面，采用粗粒度布局規(guī)劃求解器、全帶寬置換單元和掩碼寄存器緩存，有效突破了物理布線和數(shù)據(jù)廣播瓶頸。在指令級(jí)并行方面，通過(guò)細(xì)粒度鏈接、內(nèi)存交錯(cuò)和基于記分板的向量-標(biāo)量OoO（亂序執(zhí)行）調(diào)度技術(shù)，極大提升了執(zhí)行效率和資源利用率。

研究為高性能RISC-V向量架構(gòu)提供了新的平臺(tái)與工程路線，有望加速其在RISC-V HPC、AI、后量子密碼學(xué)中的落地應(yīng)用。據(jù)了解，該研究是產(chǎn)學(xué)研協(xié)同創(chuàng)新的典范，項(xiàng)目通過(guò)Linux Foundation基金會(huì)的ChipsAlliance組織匯聚了來(lái)自華科大、中國(guó)科學(xué)院、清華大學(xué)、浙江大學(xué)以及武漢心片科技有限公司等多家單位共同開(kāi)源協(xié)作。T1架構(gòu)已獲客戶導(dǎo)入，用于開(kāi)發(fā)全同態(tài)加密加速器和邊緣AI芯片。

據(jù)悉，論文第一作者是劉玖陽(yáng)，他長(zhǎng)期致力于硬件設(shè)計(jì)領(lǐng)域?qū)Ｓ谜Z(yǔ)言、形式化驗(yàn)證及計(jì)算機(jī)體系結(jié)構(gòu)的研究。作為開(kāi)源RISC-V處理器和EDA領(lǐng)域的知名技術(shù)專(zhuān)家，他曾深度參與SiFive CPU和SoC生成器的研發(fā)工作，同時(shí)也是RocketChipSoC平臺(tái)的主要維護(hù)者和Chisel語(yǔ)言的核心開(kāi)發(fā)者。查詢進(jìn)一步信息，請(qǐng)?jiān)L問(wèn)官方網(wǎng)站http://news.hust.edu.cn，以及https://dl.acm.org/doi/10.1145/3725843.3756059。（Robin Zhang，產(chǎn)通數(shù)造）    （完）