【產(chǎn)通社，11月20日訊】上海交通大學(xué)（Shanghai Jiao Tong University, SJTU）官網(wǎng)消息，集成電路學(xué)院（信息與電子工程學(xué)院）王國興教授課題組在面向無線通信應(yīng)用的寬帶高精度模數(shù)轉(zhuǎn)換器芯片領(lǐng)域取得了顯著進(jìn)展，相關(guān)研究成果以“A 6.4-GS/s, 200-MHz BW 77.3-dB DR 71.5-dB SNDR 2× TI Extrapolated CT DSM Employing Broadband Hybrid-Inputs Adder and Nonlinearity-Suppression DAC Encoder”為題發(fā)表在國際頂級集成電路期刊IEEE Journal of Solid-State Circuits（JSSC）上。論文第一作者為集成電路學(xué)院（信息與電子工程學(xué)院）博士生劉悅凱，通訊作者為祁亮副教授，王國興教授為論文的共同作者。

寬帶高精度模數(shù)轉(zhuǎn)換器是移動應(yīng)用通信和物聯(lián)網(wǎng)硬件中的核心電路模塊。其中，連續(xù)時間ΔΣ調(diào)制器（CT-DSM）因其阻性輸入阻抗和抗混疊濾波特性，在無線收發(fā)機領(lǐng)域得到了廣泛應(yīng)用。然而，受限于自身的過采樣特性，CT-DSM芯片在大帶寬應(yīng)用背景下需要工作在超高速采樣時鐘下，這極大地增加了芯片設(shè)計的難度，并限制了系統(tǒng)的能效。

針對寬帶CT-DSM存在的過采樣率受限問題，研究團(tuán)隊將時鐘交織技術(shù)（TI）應(yīng)用到寬帶CT-DSM架構(gòu)中，并基于模擬外插預(yù)測架構(gòu)，采用了積分器級聯(lián)前饋式環(huán)路濾波器，在噪聲傳遞函數(shù)中實現(xiàn)了零點優(yōu)化。在電路設(shè)計方面，研究團(tuán)隊針對多路輸入的加法器電路模塊，提出了混合型輸入前端的電流型加法器，并創(chuàng)新性地設(shè)計了電容電阻并聯(lián)型源極退化跨導(dǎo)（Gm）輸入前端，顯著提高了跨導(dǎo)輸入路徑的帶寬。此外，針對外環(huán)DAC失配問題，研究團(tuán)隊提出了針對三態(tài)IDAC的反向編碼方式，大幅降低了對外環(huán)DAC失配的敏感度。

該原型芯片采用28nm CMOS工藝制造，核心面積為0.13mm2，實現(xiàn)了71.5dB的SNDR和77.3dB的動態(tài)范圍（DR）。在目前已報道的帶寬不低于100MHz的先進(jìn)寬帶模數(shù)轉(zhuǎn)換器芯片中，其動態(tài)范圍指標(biāo)達(dá)到了國際領(lǐng)先水平。該研究成果為寬帶高精度ΔΣ型模數(shù)轉(zhuǎn)換器芯片的系統(tǒng)架構(gòu)設(shè)計提供了新的解決方案。查詢進(jìn)一步信息，請訪問官方網(wǎng)站https://news.sjtu.edu.cn/jdzh/20251106/216401.html。（張嘉汐，產(chǎn)通發(fā)布）    （完）