Altera PLD時序及優(yōu)化設(shè)計專題課程
日期：2009年3月30日至4月1日
地點(diǎn)：中國上海市張江高科技園區(qū)松濤路560號張江中心B座18樓

定制邏輯解決方案領(lǐng)先供應(yīng)商Altera公司推出了PLD設(shè)計Quartus II進(jìn)階專題課程，該課程采用Altera美國原版材料，由Altera亞太技術(shù)支援中心的技術(shù)專家親自授課。通過培訓(xùn)，工程師將系統(tǒng)學(xué)習(xí)Quartus II時序分析專題課程和代碼風(fēng)格、時序優(yōu)化、面積優(yōu)化、功耗優(yōu)化專題課程。完整通過三天培訓(xùn)的學(xué)員將獲得由Altera頒發(fā)的證書。

 
課程內(nèi)容

第一天 
9:00- 9:30  歡迎致詞和PLD行業(yè)趨勢介紹
 
9:30-10:30  靜態(tài)時序分析基本原理和時序分析模型
 
10:30-10:45  休息
 
10:45-12:00  使用Quartus II Timequest時序分析器約束分析設(shè)計
 
12:00-13:00  午餐
 
13:00-14:00  傳統(tǒng)時序分析器TAN到基于SDC的Timequest時序分析器轉(zhuǎn)換
 
14:00-15:00  使用Timequest約束和分析源同步電路
 
15:00-15:15  休息
 
15:15-18:00  DDR/DDR2時序收斂分析
 
第二天 
9:00-11:00  Altera器件的推薦代碼風(fēng)格
 
11:00-12:00  Quartus II 時序優(yōu)化策略
 
12:00-13:00  午餐
 
13:00-15:00  Quartus II 時序優(yōu)化workshop
 
15:00-15:15  休息
 
15:15-16:15  FPGA的資源優(yōu)化
 
16:15-18:00  CPLD的資源優(yōu)化
 
第三天 
9:00-11:00  Quartus II 增量式編譯（QIC）和LogicLock
 
11:00-12:00  時序優(yōu)化工具DSE
 
12:00-13:00  午餐
 
13:00-15:00  FPGA功耗分析工具EPE和PowerPlay
 
15:00-15:15  休息
 
15:15-17:15
 FPGA功耗優(yōu)化
 

報名方式

本課程為付費(fèi)培訓(xùn)，了解培訓(xùn)報名方式及詳細(xì)信息。
電話咨詢:+86 21 6146 1700 轉(zhuǎn) 王先生

費(fèi)用

培訓(xùn)費(fèi)用原價（含教材費(fèi)）:10395元人民幣
推廣價格:凡于2009年3月31日前報名，享受優(yōu)惠價2999元人民幣，（學(xué)生2499元人民幣）。報名人數(shù)僅限12人，報滿即止。 
 
了解活動詳情http://cm.altera.com.