英特爾（Intel）在在國際固態(tài)電路會議（ISSCC）上發(fā)表了《一種45納米邏輯技術(shù)，采用高-K金屬柵極（即高 -K 柵介質(zhì) + 金屬柵極）晶體管、應(yīng)變硅、9 層銅互連層、193 納米干法刻蝕，以及 100% 無鉛1封裝（A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free1 Packaging）》

本文將介紹英特爾在45納米制造工藝技術(shù)方面的突破——世界首項采用高-K柵介質(zhì) + 金屬柵極晶體管的加工技術(shù)。該新型柵極堆棧與增強型第三代應(yīng)變硅相結(jié)合，可生產(chǎn)能達到迄今公布的最高驅(qū)動電流的 n 型金屬氧化物半導(dǎo)體（NMOS）和 p 型金屬氧化物半導(dǎo)體（PMOS）晶體管。本文展示，邏輯柵極延遲與 65 納米制程邏輯柵極延遲相比改善 20% 以上。該技術(shù)已生產(chǎn)了多種功能微處理器，并且已經(jīng)用于大批量生產(chǎn)中。英特爾近期推出了其基于高 -K 金屬柵極晶體管技術(shù)的首批微處理器。

本文將突出介紹該技術(shù)的另一項首創(chuàng)：使用溝槽（矩形）觸點取代方形觸點，提供更高的性能和為提高布線密度的本地路由能力。
 
此外，本文還將探討實現(xiàn)密度擴展的關(guān)鍵設(shè)計原則。該技術(shù)展示了 45 納米一代最小的晶體管間距，因而能提供更好的晶體管封裝密度和小巧的靜態(tài)隨機存取存儲器（SRAM）單元尺寸，可達 0.346μm2（平方微米）。以小晶體管間距實現(xiàn)卓越的晶體管性能，這表明性能和密度之間并不像某些人士聲稱的那樣存在根本矛盾。

該工藝展示 9 層銅互連層，并大量使用低-K層間絕緣體以改善功耗和性能，同時采用了無鉛1封裝。該工藝采用聚合物層間絕緣體（ILD），率先集成了一個很厚的銅質(zhì)功率再分配互連層。 

更多信息，請訪問http://blogs.intel.com/china