系統(tǒng)級(jí)封裝（system in package，SIP）是一種新型的封裝技術(shù)，在IC封裝領(lǐng)域，SIP是最高級(jí)的封裝。在ITRS2005中對(duì)SIP的定義是：“SIP是采用任何組合，將多個(gè)具有不同功能的有源電子器件與可選擇的無源元件，以及諸如MEMS或者光學(xué)器件等其他器件，組裝成為可以提供多種功能的單個(gè)標(biāo)準(zhǔn)封裝件，形成一個(gè)系統(tǒng)或者子系統(tǒng)”。對(duì)于SIP而言，在單一的模塊內(nèi)需要集成不同的有源芯片和無源元件、非硅器件、MEMS元件甚至光電芯片等，更長(zhǎng)遠(yuǎn)的目標(biāo)則考慮在其中集成生物芯片等。目前在無線通訊領(lǐng)域內(nèi)特別是在3G領(lǐng)域內(nèi)，SIP是非常有潛力的技術(shù)。

SIP是IC封裝領(lǐng)域的最高端，是一種新型的封裝技術(shù)。

（1）高密度互連基板材料技術(shù)

SIP的基板是系統(tǒng)的重要組成部分，其不僅提供機(jī)械支撐和電互連，而且還可以埋置無源元件提高系統(tǒng)的封裝效率。如電感、電容、電阻、濾波器、天線等。當(dāng)前，SIP基板材料主要有兩類：LTCC(low temperature Co-fired ceramic，低溫共燒陶瓷)和有機(jī)高分子材料（主要為PCB）。這兩種材料具有較高的布線層數(shù)和密度，適合各種元器件的高密度集成。

LTCC作為SIP的另一種選擇具有一定的實(shí)用價(jià)值，是1982年由美國(guó)休斯公司開發(fā)的新型材料技術(shù)。它采用低溫?zé)Y(jié)陶瓷粉料（800-900℃），根據(jù)預(yù)先設(shè)計(jì)的結(jié)構(gòu)，通過流延工藝將陶瓷漿料制成厚度精確且致密的生瓷帶，在生瓷帶上利用激光打孔、微孔注漿、精密導(dǎo)體漿料印刷等工藝形成金屬化布線和通孔金屬化制成所需要的電路圖形，然后將電極材料（Au、Ag、Ag/Pd和Cu)、基板、電子器件（如低容值電容、電阻、濾波器、阻抗轉(zhuǎn)換器、耦合器等）等疊片后，在1000℃以下一次性燒成多層互連三維電路基板，在其表面可以貼裝IC和有源器件，制成無源/有源集成的功能模塊。

由于其介電常數(shù)較�。ㄒ话悝拧�10），有非常優(yōu)良的高頻特性而且比普通PCB電路基板具有優(yōu)良的熱傳導(dǎo)性，適合高低頻混合和數(shù)�；旌显O(shè)計(jì)，在航空、航天、雷達(dá)、無線通訊、光電子、MEMS等應(yīng)用領(lǐng)域具有獨(dú)特的技術(shù)優(yōu)勢(shì)。目前對(duì)于RF SIP產(chǎn)品的研發(fā)和生產(chǎn)，高頻低損耗的LTCC多層基板已經(jīng)成為眾多制造廠家的首選。但由于其價(jià)格高，大面積加工成品率較低。因此，當(dāng)前其應(yīng)用沒有有機(jī)高分子材料廣泛�？傊瑑烧吒饔兴L(zhǎng)，如何選取可以根據(jù)實(shí)際情況而定。

（2）SIP設(shè)計(jì)的軟件技術(shù)

SIP技術(shù)是一項(xiàng)新型的IC封裝技術(shù)，它涉及數(shù)字、模擬、射頻、MEMS等領(lǐng)域。一般的EDA軟件都是在特定領(lǐng)域內(nèi)使用，無法有效的滿足SIP產(chǎn)品的設(shè)計(jì)需求。由于是一項(xiàng)新的而且比較復(fù)雜的技術(shù)，所以針對(duì)SIP設(shè)計(jì)的軟件非常少。當(dāng)前，Cadence公司推出業(yè)界第一套完整的能夠推動(dòng)SIP設(shè)計(jì)主流化的EDA產(chǎn)品。Cadence解決方案針對(duì)目前SIP設(shè)計(jì)中依賴“專家工程”的方式存在的固有局限性，提供了一套自動(dòng)化、整合的、可信賴并可反復(fù)采用的工藝以滿足無線通訊和消費(fèi)產(chǎn)品不斷提升的需求。這套新產(chǎn)品包括Cadence Radio Frequency SIP Methodology Kit，兩款新的RF SIP產(chǎn)品（Cadence SIP RF架構(gòu)和Cadence SIP RF版圖）以及三款新的數(shù)字SIP產(chǎn)品（Cadence SIP數(shù)字架構(gòu)、Cadence SIP數(shù)字信號(hào)完整和Cadence SIP數(shù)字版圖）。

Cadence SIP解決方案也可以與Cadence主要的設(shè)計(jì)平臺(tái)無縫整合：可以與Encounter整合實(shí)現(xiàn)裸片抽象協(xié)同設(shè)計(jì)，與Cadence Virtuoso整合實(shí)現(xiàn)RF模塊設(shè)計(jì)，并與Cadence Allegro整合實(shí)現(xiàn)封裝與電路板的協(xié)同設(shè)計(jì)以提供尺寸、成本和性能都更為優(yōu)化的終端產(chǎn)品。針對(duì)SIP的軟件技術(shù)不斷發(fā)展不僅可以降低系統(tǒng)設(shè)計(jì)的風(fēng)險(xiǎn)而且大力推動(dòng)了SIP技術(shù)的發(fā)展。

（3）芯片的互連方式與工藝技術(shù)

芯片的互連方式種類比較多，一般有引線鍵合、載帶自動(dòng)焊、倒裝焊以及穿透硅片的互連（TEWI）等技術(shù)。這里我們要重點(diǎn)闡述倒裝焊與TEWI技術(shù)。傳統(tǒng)的封裝互連主要是通過引線鍵合和載帶自動(dòng)焊來實(shí)現(xiàn)。

但當(dāng)SIP面向射頻以及復(fù)雜的系統(tǒng)設(shè)計(jì)時(shí)，倒裝芯片技術(shù)比引線鍵合更具有優(yōu)勢(shì)。它是一種新型的芯片互連技術(shù)。其技術(shù)優(yōu)點(diǎn)十分明顯，如它可以實(shí)現(xiàn)更高的互連技術(shù)比引線鍵合更具有優(yōu)勢(shì)；實(shí)現(xiàn)更短的信號(hào)傳輸路線和低的耦合電感以及優(yōu)良的噪音控制，同時(shí)易于實(shí)現(xiàn)薄外形的封裝。系統(tǒng)性能對(duì)芯片互連的寄生效應(yīng)十分敏感，如果寄生效應(yīng)過大將會(huì)產(chǎn)生較大的損耗。由于其特有的面陣列凸點(diǎn)互連結(jié)構(gòu)，倒裝焊工藝在這一產(chǎn)品領(lǐng)域具有獨(dú)特的技術(shù)優(yōu)勢(shì)。

還有一種新型的互連方法是穿透硅片的互連（TEWI）。通過在硅芯片或者硅圓片上適當(dāng)?shù)奈恢眯纬尚〉拇┛撞?shí)現(xiàn)孔內(nèi)的金屬化，形成芯片兩面的電連接。這樣的電連接通過類似于倒裝芯片凸點(diǎn)的技術(shù)可以完成堆疊芯片直接的鏈接。由于芯片間的連線更短，所以在系統(tǒng)集成時(shí)可滿足互連線最短從而達(dá)到最大化系統(tǒng)的性能，以滿足器件的高頻特性。而且這種垂直通孔互連技術(shù)對(duì)于微機(jī)電系統(tǒng)的封裝和集成也有重要的意義。

穿透硅片的互連涉及到多方面的技術(shù)細(xì)節(jié)，除了穿孔本身的制作之外，由于填充穿孔的銅與硅之間存在互連等原因，還會(huì)涉及到孔內(nèi)的擴(kuò)散阻擋層等關(guān)鍵問題。與集成電路銅互連類似，需要開發(fā)新型的擴(kuò)散阻擋層材料與工藝。隨著新型互連技術(shù)的不斷發(fā)展在一定程度上也推動(dòng)了SIP的成長(zhǎng)。

（4）無源元件集成與內(nèi)埋置技術(shù)

無源元件在集成電路中的用量日益增加，例如在手機(jī)中無源元件和有源器件之比大約為50:1。在數(shù)�；旌闲盘�(hào)應(yīng)用系統(tǒng)，以及RF應(yīng)用系統(tǒng)的SIP封裝中，無源元件是很重要的組成部分。它對(duì)系統(tǒng)的成本、體積和可靠性有著十分明顯的影響。將無源元件集成于一體，可以有效地減少封裝體積，降低寄生效應(yīng)，降低生產(chǎn)成本，提高系統(tǒng)的可靠性。在SIP產(chǎn)品中，無源元件的集成方式主要有分立式、集成式和埋置式三種。分立式是將封裝好的元件直接組裝到系統(tǒng)中，集成度低，但工藝技術(shù)相對(duì)較成熟；集成式簡(jiǎn)單來說就是將無源元件陣列/網(wǎng)絡(luò)組裝系統(tǒng)中。而埋置式則是在多層互連基板內(nèi)部直接制作無源元件，從而實(shí)現(xiàn)了最短的互連和最高的封裝效率。

其中，內(nèi)埋置無源元件集成技術(shù)在當(dāng)今具有十分廣闊的發(fā)展前景，已經(jīng)成為眾多SIP廠家研究和開發(fā)的重點(diǎn)。無源元件的埋置技術(shù)利用薄膜、厚膜技術(shù)在芯片或者基板上集成無源器件實(shí)際上已經(jīng)有相對(duì)成熟的技術(shù)。對(duì)于SIP而言，未來更為有吸引力的是包含有源芯片的埋置結(jié)構(gòu)。

（5）三維封裝與組裝技術(shù)

三維封裝技術(shù)或者堆疊封裝是隨著電子系統(tǒng)復(fù)雜性和元件密度同步增加而出現(xiàn)的。由于在平面上的封裝密度不可能再有突破性的進(jìn)展，必須尋找利用垂直方向來支持進(jìn)一步的密度增加的需求。3D封裝主要有三種類型、即埋置型3D封裝、有源基板型3D封裝、和疊層型3D封裝。在這里主要對(duì)第三種形式加以闡述。疊層型3D是在2D封裝的基礎(chǔ)上，把多個(gè)裸芯片、封裝芯片、多芯片組件甚至圓片進(jìn)行疊層互連，構(gòu)成立體封裝。它可以通過三種方法實(shí)現(xiàn)：疊層裸芯片封裝，封裝內(nèi)封裝（Package-in-Package Stacking）和封裝上封裝（Pockage-on-PackageStacking）。

在這些3D封裝類型中，發(fā)展最快的是疊層裸芯片封裝。疊層裸芯封裝首先需要將已制作圖形的半導(dǎo)體圓片減薄，然后劃片，將裸芯片按照一定的次序粘結(jié)在一起，再通過絲焊鍵合實(shí)現(xiàn)芯片之間的電互連，底層芯片也可以采用倒裝焊工藝進(jìn)行互連，最后對(duì)疊層芯片實(shí)施整體封裝。芯片減薄可以提高散熱效率、機(jī)械性能、電性能、減小封裝體積，減輕劃片加工量。作為圓片背面減薄工藝，超精密磨削、研磨、拋光、腐蝕等方法獲得廣泛應(yīng)用。目前，直徑200mm圓片的減薄水平是0.2-0.5mm，直徑為300mm圓片要達(dá)到這一水平還需要采用化學(xué)機(jī)械拋光、等離子腐蝕、先劃片后研磨等方法。

隨著工藝技術(shù)的進(jìn)步，未來圓片的減薄水平預(yù)計(jì)將達(dá)到0.05mm以下。為確保電路的性能和芯片的可靠性，業(yè)內(nèi)人士認(rèn)為晶圓減薄的極限為20μm左右，以下給出對(duì)圓片減薄的要求，即對(duì)圓片翹曲和不平整度（即粗糙度）提出的具體控制指標(biāo)。

3D疊層裸芯片封裝中的半導(dǎo)體圓片減薄要求  
翹曲/μm     不平整度/μm
最小     2          0.013
最大     7          0.027
平均     4.56  0.018
標(biāo)準(zhǔn)偏差    1.83  0.0057

這種技術(shù)從早期的將多個(gè)存儲(chǔ)芯片疊裝于一體，擴(kuò)展到將不同類型的芯片疊裝于一體，如DSP+SRAM+Flash、ASIC+存儲(chǔ)器、數(shù)字+模擬+射頻、MCU+存儲(chǔ)器等，疊層封裝SIP在手機(jī)、數(shù)碼相機(jī)、筆記本電腦、智能卡等一系列電子產(chǎn)品中已經(jīng)獲得了十分廣泛的應(yīng)用。但這種三維的封裝技術(shù)也面臨許多技術(shù)挑戰(zhàn)，如怎么使硅圓片更薄技術(shù)、散熱冷卻技術(shù)、KGD及檢測(cè)技術(shù)等。

SIP技術(shù)之路表明，越來越多的半導(dǎo)體芯片和封裝將彼此堆疊，以實(shí)現(xiàn)更深層次的3D封裝。MEC、Fraunhofe-Berlin和富士通等公司聯(lián)合推出聚合物中芯片工藝，它不采用金絲球焊，而采用硅垂直互連的直接芯片/圓片堆疊，將芯片減薄后嵌入到薄膜或聚合物基中。富士通還生產(chǎn)出了八芯片堆疊SIP，將現(xiàn)有多芯片封裝結(jié)合在一個(gè)堆疊中。

（6）系統(tǒng)模塊的劃分

模塊的劃分是指從系統(tǒng)中分離出一塊功能，既便于后續(xù)的系統(tǒng)整體集成又便于SIP封裝。以Bluetooth模塊為例，其核心是一塊基帶處理器，一端是與系統(tǒng)CPU的接口，另一端是與物理層硬件的接口（調(diào)制解調(diào)器、發(fā)送與接收放大器、天線等）。從系統(tǒng)集成的需求來考慮，希望基帶處理器和物理層硬件都能集成在一個(gè)封裝體內(nèi)。而從封裝的角度考慮，天線包含在器件內(nèi)，會(huì)使得器件的體積過大，天線在系統(tǒng)電路板上實(shí)現(xiàn)更可行。如果要集成的是一個(gè)音頻系統(tǒng)，某些高值電容更適于作為模塊的外圍器件。模塊劃分完成后就進(jìn)入了電路細(xì)節(jié)的設(shè)計(jì)階段。由于SIP集成涉及到較為復(fù)雜的系統(tǒng)，包括模塊內(nèi)部的細(xì)節(jié)、模塊與外部的關(guān)系、信號(hào)的質(zhì)量、延遲、分布、噪聲等。

電路與系統(tǒng)的設(shè)計(jì)水平成了標(biāo)志是否具有SIP開發(fā)能力的一個(gè)關(guān)鍵指標(biāo)。模擬電路或混合電路是SIP最有優(yōu)勢(shì)的應(yīng)用，而這類電路的設(shè)計(jì)與一般的數(shù)字電路相比，要求開發(fā)團(tuán)隊(duì)有足夠的技能與經(jīng)驗(yàn)。設(shè)計(jì)中要考慮的關(guān)鍵問題之一是載體上元器件的布局和連線，這與印刷電路板上的系統(tǒng)設(shè)計(jì)相似，需要綜合考慮基板上各芯片及元件在高頻下信號(hào)之間的串?dāng)_、噪聲、電通路的輻射等問題；關(guān)鍵問題之二是載體內(nèi)無源器件的設(shè)計(jì)，需要綜合考慮無源器件工藝的限制（精度）、品質(zhì)因數(shù)（Q）、共振頻率等。

隨著模塊復(fù)雜度的增加和工作頻率（時(shí)鐘頻率或載波頻率）的提高，系統(tǒng)設(shè)計(jì)的難度會(huì)不斷增加，從而導(dǎo)致產(chǎn)品開發(fā)的多次反復(fù)和費(fèi)用的上升。除使用設(shè)計(jì)軟件外，系統(tǒng)性能的數(shù)值模擬也要參與設(shè)計(jì)過程，比如高頻的電磁場(chǎng)模擬、傳熱的模擬、可靠性等。

（7）系統(tǒng)的測(cè)試技術(shù)

從硅片到系統(tǒng)是一個(gè)復(fù)雜的制造過程，其中涉及了大量元器件的制作和裝配，任何一道工序都不可能保證100%的成品率，因此SIP產(chǎn)品的系統(tǒng)檢測(cè)貫穿了從設(shè)計(jì)到元件篩選、基板制作、組裝、封裝整個(gè)生產(chǎn)制造過程。

邊界掃描（BS）和內(nèi)建自測(cè)（BIST）是兩項(xiàng)重要的可測(cè)試技術(shù)，可以明顯地提高結(jié)構(gòu)復(fù)雜的SIP產(chǎn)品的系統(tǒng)檢測(cè)效率，降低了測(cè)試成本。BS技術(shù)是在SIP互連電路及芯片中引入標(biāo)準(zhǔn)的邊界掃描單元電路(BSC)，再將各個(gè)BSC串聯(lián)在一起，在電路周邊形成移位寄存器(BSR)，在BSR輸入端施加測(cè)試信號(hào)，則在輸出端便可以獲得測(cè)試結(jié)果，從而完成環(huán)形邊界掃描。BIST技術(shù)是將自測(cè)試結(jié)構(gòu)單元嵌入SIP互連電路及芯片內(nèi)部，由內(nèi)置的測(cè)試單元自行完成互連電路及芯片的性能檢測(cè)。

一些SIP制造廠家將BS和BIST有機(jī)地結(jié)合在一起，用BS技術(shù)解決互連測(cè)試問題，用BIST技術(shù)簡(jiǎn)化功能測(cè)試問題，取得了很好的故障覆蓋和測(cè)試生成效果，有效地實(shí)現(xiàn)了SIP產(chǎn)品的系統(tǒng)檢測(cè)。

（8）SIP可靠性技術(shù)

SIP在應(yīng)用中除需考慮成本、技術(shù)等因素外，還需考慮產(chǎn)品的質(zhì)量與可靠性。一個(gè)技術(shù)含量高但可靠性能低的產(chǎn)品顯然是缺乏競(jìng)爭(zhēng)力的，這在軍品中表現(xiàn)得尤為突出。SIP可靠性的研究與其他電子產(chǎn)品可靠性的研究既有一致性，也有其特殊性，因此其研究方法和手段對(duì)保證產(chǎn)品在全壽命周期中的質(zhì)量有重要意義。SIP的可靠性研究主要包括可靠性設(shè)計(jì)、失效分析、可靠性試驗(yàn)及評(píng)價(jià)、工藝控制和維修性等內(nèi)容。

可靠性設(shè)計(jì)的主要方法有冗余設(shè)計(jì)、容差設(shè)計(jì)、耐環(huán)境設(shè)計(jì)、熱設(shè)計(jì)等；失效分析的主要任務(wù)是針對(duì)生產(chǎn)、試驗(yàn)和使用中的失效樣品，找出其失效模式，分析失效機(jī)理，并提出改進(jìn)措施；可靠性試驗(yàn)包括環(huán)境試驗(yàn)、壽命與加速壽命試驗(yàn)、失效率鑒定試驗(yàn)等；工藝控制主要是對(duì)人、機(jī)生產(chǎn)環(huán)境、生產(chǎn)材料、生產(chǎn)工藝進(jìn)行嚴(yán)格的控制，以實(shí)現(xiàn)既定的可靠性目標(biāo)；維修性主要研究產(chǎn)品的可修復(fù)技術(shù)。