| 英特爾精尖制造技術(shù)詞匯表：COAG（有功柵極上觸點(diǎn)）、應(yīng)變硅等 |
| 2017/10/22 20:31:55 |
|
|
|
|
| |
|
|
單元高度 – 單元庫中的邏輯單元是矩形并且以固定高度設(shè)計(jì)的，以便可以將它們并排放置于平行的行中且易于互連。單元高度就是這些行的厚度。
單元庫 – 包含數(shù)百個(gè)邏輯單元（如NAND2）的庫（集合）。設(shè)計(jì)師選擇特定的單元，并以特定的方式連接它們，從而形成邏輯電路例如加法器，為芯片設(shè)計(jì)的一部分。
COAG（有功柵極上觸點(diǎn)）– 柵極觸點(diǎn)堆疊在晶體管柵極上方而不是在其側(cè)面的一種工藝特性。英特爾是業(yè)內(nèi)首創(chuàng)在其10nm制程中使用了COAG來提高晶體管密度。
單個(gè)晶體管成本（CPT） – 制造單個(gè)晶體管的成本，由一個(gè)晶圓上可制造的晶體管數(shù)量除以處理單個(gè)晶圓的成本計(jì)算所得。也許摩爾定律最重要的益處就是單個(gè)晶體管成本的穩(wěn)步下降，從而給最終用戶帶來了更高的價(jià)值。
觸點(diǎn) – 將晶體管的一個(gè)極連接到金屬層的導(dǎo)體。觸點(diǎn)通常由鎢制成。
雙圖案成形或雙微影蝕刻（LELE） – 使用兩個(gè)步驟（雙微影蝕刻=光刻-蝕刻-光刻-蝕刻）在單層上創(chuàng)建所需的圖案。當(dāng)光刻工具（掃描儀）的波長提供的分辨率不足，無法產(chǎn)生期望的特征尺寸時(shí)，需要使用雙圖案成形。由于圖案之間對不齊，雙微影蝕刻工藝有存在良品率和性能風(fēng)險(xiǎn)。
虛擬柵極 – 一個(gè)放置在邏輯單元的邊緣將單元與單元隔離，但不屬于晶體管的柵極。傳統(tǒng)工藝每個(gè)單元使用兩個(gè)虛擬柵極；英特爾的10nm工藝只需要一個(gè)虛擬柵極，從而提高了晶體管的密度。
FinFET（鰭式場效應(yīng)晶體管，又稱三柵極晶體管）– 由英特爾于2011年推出，這是一種晶體管結(jié)構(gòu)，其柵極圍繞通道（電流從源極到漏極的區(qū)域），形狀為一個(gè)或多個(gè)垂直鰭。這和傳統(tǒng)平面晶體管比較提高了性能并降低了功耗。在傳統(tǒng)平面晶體管中，柵極只從上方控制通道電流。
高k金屬柵極 – 英特爾在2007年采用的一項(xiàng)技術(shù)，用于在提高晶體管性能的同時(shí)減少晶體管漏電（浪費(fèi)的功耗），讓晶體管繼續(xù)按照摩爾定律縮小。該解決方案以基于鉿的“高k”材料代替晶體管的二氧化硅柵極電介質(zhì)（柵極下方的薄層）。
邏輯單元 – 邏輯單元包含少量連接在一起的晶體管，形成簡單的二進(jìn)制邏輯或存儲功能。一個(gè)簡單的例子是一個(gè)NAND2單元，它由四個(gè)晶體管構(gòu)成，有兩個(gè)輸入和一個(gè)輸出。每個(gè)輸入可以是一個(gè)0或者一個(gè)1（0由低電壓表示，1由高電壓表示）。如果兩個(gè)輸入均為1，則輸出為0。如果一個(gè)或兩個(gè)輸入為0，則輸出為1。邏輯電路是通過邏輯單元的組合來構(gòu)建的。
金屬，互連線 – 集成電路由大量晶體管組成，其三個(gè)極（源極、漏極和柵極）通過導(dǎo)電的互連線（電線）非常特定的方式連接在一起。這些互連線由金屬制成，有時(shí)簡稱為“金屬”。用于此目的的最常見金屬是銅。
Mtr/mm2（百萬晶體管/平方毫米）– 每平方毫米晶體管數(shù)量（單位：百萬），這是晶體管密度單位。測量1×1mm的區(qū)域可以容納多少百萬個(gè)晶體管。
nm – 納米，十億分之一米。晶格中只需四個(gè)硅原子就會達(dá)到1納米。
圖案成形 – 以特定圖案在晶圓上形成材料層的過程。最常見的方法是用光致抗蝕劑（感光材料）覆蓋晶圓，讓光通過圖案化掩模版（mask）照射到晶圓上以露出所需部分，然后蝕刻掉曝光后的抗蝕劑，在晶圓上留下特定圖案。
間距 – 在特定制程工藝中線性特征間隔多少的一種度量。例如，在英特爾的14nm制程中，并排放置的連接線具有52nm的間距，意味著最小寬度和最小間隔之和為52nm。
SADP（自校準(zhǔn)雙圖案成形）– 運(yùn)用間隔材料創(chuàng)造具有原始光刻間距一半特征的圖案成形技術(shù)。它可以使相鄰的線條保持彼此自動相互校準(zhǔn)，實(shí)現(xiàn)比雙微影蝕刻（LELE）更好的間距縮小。
SRAM（靜態(tài)隨機(jī)存取存儲器）單元 – 內(nèi)置于陣列中的高速存儲器單元，在邏輯芯片中用于寄存器和緩存，把數(shù)據(jù)臨時(shí)存儲在處理器上。通常包含六個(gè)晶體管。由于現(xiàn)今的處理器往往具有非常大的緩存，因此新制程設(shè)計(jì)中的一個(gè)重要考慮因素是盡量縮小SRAM單元的尺寸。
應(yīng)變硅 – 英特爾于2003年采用的一種技術(shù)，通過為PMOS晶體管（正極金屬氧化物半導(dǎo)體）產(chǎn)生壓縮應(yīng)變和為NMOS晶體管（負(fù)極金屬氧化物半導(dǎo)體），在晶體管處于“導(dǎo)通”狀態(tài)時(shí)增加電流，產(chǎn)生拉伸應(yīng)變來提升晶體管速度。
晶體管 – 控制電流的微型開關(guān)。它是邏輯電路的基本構(gòu)建模塊。有NMOS（負(fù)極金屬氧化物半導(dǎo)體）和PMOS（正極金屬氧化物半導(dǎo)體）兩種類型。晶體管有三個(gè)極：源極、漏極和柵極。在NMOS晶體管中，只有當(dāng)柵極處于高電壓時(shí)，電流才從源極流到漏極；在PMOS晶體管中，只有當(dāng)柵極處于低電壓時(shí)，電流才會流動。NMOS和PMOS互補(bǔ)，形成了目前的CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）工藝。
晶體管性能，驅(qū)動電流 – 晶體管的性能即開/關(guān)切換的速度，與其從漏極驅(qū)動的電流量成正比。設(shè)計(jì)新制程的一個(gè)重要考慮因素是增加驅(qū)動電流并降低每個(gè)晶體管的功耗。驅(qū)動電流是決定芯片最大運(yùn)行頻率的一個(gè)因素。
查詢進(jìn)一步信息，請?jiān)L問官方網(wǎng)站 http://newsroom.intel.cn/news-releases/press-release-2017-sep-30-02/。
|
|
| → 『關(guān)閉窗口』 |
|
| |
|
|
|
|
|
|
