互聯(lián)網(wǎng)的發(fā)展繁榮了整體網(wǎng)絡(luò)產(chǎn)業(yè)，帶動(dòng)了新的網(wǎng)絡(luò)通訊設(shè)備的開發(fā)，更重要的是，還刺激了半導(dǎo)體芯片的更新?lián)Q代。以下介紹網(wǎng)絡(luò)設(shè)備中所使用到的IC元件，包括網(wǎng)卡(NIC)控制芯片、交換器集線器(Switch HUB)控制芯片、互聯(lián)網(wǎng)處理器(Internet Processor)芯片、網(wǎng)絡(luò)安全(Network Security)芯片以及網(wǎng)絡(luò)處理器(Network Processor)芯片等。

一、網(wǎng)絡(luò)接入設(shè)備中的ASIC元件

網(wǎng)絡(luò)接入設(shè)備中所使用的芯片，這一類網(wǎng)絡(luò)設(shè)備主要的功能是負(fù)責(zé)去處理網(wǎng)絡(luò)傳輸時(shí)的電氣信號(hào)和通訊協(xié)議(Protocol)，如果以網(wǎng)絡(luò)架設(shè)的范圍來看，也可以說是屬于局域網(wǎng)絡(luò)(Local Area Network，LAN)的范圍，目前在局域網(wǎng)絡(luò)當(dāng)中主流的通訊協(xié)議是IEEE 802.3 Ethernet系列。

在局域網(wǎng)絡(luò)當(dāng)中為了要讓每臺(tái)電腦之間能夠互相通訊，有兩種網(wǎng)絡(luò)設(shè)備是必須的。一是網(wǎng)卡(NIC)，二是集線器(HUB)。

1. Ethernet網(wǎng)卡控制芯片

一張Ethernet網(wǎng)卡的控制芯片是由三部份電路所組成，分別是MAC芯片、物理層(PHY)芯片，及收發(fā)器(Transceiver)芯片。

(1)MAC(Media Access Controller)

MAC芯片的組成單元可細(xì)分為三部分子電路，分別是通訊協(xié)議控制器(Protocol Controller)、緩沖記憶體管理(Buffer Memory Management)電路，以及匯流排接口電路(BUS Interface)。

(A)Protocol Controller
Protocol Controller電路是用來處理IEEE 802.3 CSMA/CD的算法，包含封包的收送，偵測(cè)碰撞(Collision)現(xiàn)象，重送機(jī)制(Backoff)等。它對(duì)外和PHY溝通的界面在10M/100M網(wǎng)卡控制芯片是采用數(shù)據(jù)寬度為4 Bits的MII(Media Independent Interface)界面，到了1000M網(wǎng)卡控制芯片則是采用數(shù)據(jù)寬度為8Bits的GMII(Gigabit Independent Interface)界面。

(B)Buffer Memory Management
Buffer Memory Management電路，Protocol Controller會(huì)將收到的數(shù)據(jù)先暫存到內(nèi)部FIFO Memory當(dāng)中，等到芯片取得系統(tǒng)匯流排的控制權(quán)后，Buffer Management負(fù)責(zé)將FIFO中的數(shù)據(jù)搬移至系統(tǒng)記憶體當(dāng)中，如果以數(shù)據(jù)存儲(chǔ)控制的方式來區(qū)分，又可分為傳統(tǒng)以I/O Mode存儲(chǔ)數(shù)據(jù)的NE2000相容模式，以及目前較為流行利用描述清單(Descriptor List)配合BUS Master來搬移數(shù)據(jù)等兩種方式。前者數(shù)據(jù)搬移的速度將受限于CPU執(zhí)行I/O存儲(chǔ)命令的頻率，后者因?yàn)榫W(wǎng)卡芯片可以直接控制系統(tǒng)記憶體的匯流排，所以數(shù)據(jù)搬移的速度會(huì)比較快及有效率。

(C)BUS Interface
BUS Interface電路，主要是負(fù)責(zé)NIC 和Host CPU之間數(shù)據(jù)的傳遞，在個(gè)人電腦上使用的10M/100M 網(wǎng)卡大多是采用32 Bits PCI Bus，只有伺服器上使用的網(wǎng)卡或1000M網(wǎng)卡才會(huì)用到64 Bits PCI Bus。在筆記型電腦上則是采用PCMCIA Bus或CardBus來作為傳遞數(shù)據(jù)的界面，在Embedded System上因?yàn)榭紤]到系統(tǒng)的簡化，傳遞數(shù)據(jù)的效率反而是其次。所以會(huì)使用到ISA Bus來當(dāng)作界面。

(2)物理層(PHY)芯片

在物理層芯片方面，因?yàn)樗鼱可娴叫盘?hào)的傳輸媒介，為了讓不同廠商生產(chǎn)的網(wǎng)絡(luò)設(shè)備都能夠互相連接起來，IEEE和其它相關(guān)制定標(biāo)準(zhǔn)的單位制定了許多國際標(biāo)準(zhǔn)來規(guī)范通訊的方式，例如10M/100M Ethernet的IEEE 802.3u、1000M Ethernet的IEEE802.3ab、無線網(wǎng)絡(luò)的標(biāo)準(zhǔn)IEEE 802.11b、家用電話線網(wǎng)絡(luò)的標(biāo)準(zhǔn)HomePNA 1.0、HomePNA 2.0、ADSL MODEM的標(biāo)準(zhǔn)ITU G992.2(G.Lite)、ITU、Cable MODEM的標(biāo)準(zhǔn)ITU J.112(DOCSIS)、DOCSIS等。這些標(biāo)準(zhǔn)的內(nèi)容不外乎是規(guī)定傳輸速率、調(diào)變方式、信號(hào)品質(zhì)、通訊協(xié)議(Protocol)等。

以10M/100M Ethernet使用的IEEE 802.3u標(biāo)準(zhǔn)為例，就規(guī)范了物理層(PHY)芯片的主要功能，包括4B/5B編碼/解碼、加擾/去擾、自動(dòng)交流(auto-negotiation)等。先由Auto-negotiation負(fù)責(zé)和對(duì)方協(xié)商出兩邊網(wǎng)卡都能夠執(zhí)行的連線速度，然后將雙絞線收發(fā)器送過來的5個(gè)bits的數(shù)據(jù)解除控制碼后，變成4個(gè)bits的數(shù)字?jǐn)?shù)據(jù)，最后將此數(shù)據(jù)經(jīng)由MII界面送給MAC來使用。

(3)收發(fā)器(Transceiver)芯片

收發(fā)器芯片的主要功能是處理網(wǎng)絡(luò)最前端的電氣信號(hào)，將網(wǎng)絡(luò)線上串行數(shù)據(jù)的電氣信號(hào)轉(zhuǎn)變?yōu)椴⒘械臄?shù)字信號(hào)，再將此數(shù)字信號(hào)傳遞給物理層(PHY)芯片來接收，這顆芯片的功能須要由模擬電路的技術(shù)來達(dá)成，目前較為常用的設(shè)計(jì)方法是利用CMOS電路來完成。但是其良率會(huì)受到制程很大的影響。為了讓良率不受到制程的影響，所以也有的廠商是利用DSP技術(shù)來完成收發(fā)器的功能，但是相對(duì)的芯片的成本也將會(huì)提高。

(4)三合一芯片

所謂的三合一芯片，就是將網(wǎng)卡控制芯片中MAC、PHY、Transceiver這三部份電路作垂直整合，變成單一芯片。在臺(tái)灣，10M/100M Ethernet PCI三合一網(wǎng)卡控制芯片出貨量最大的是瑞半導(dǎo)體(Realtek)出品的RTL8139系列，10/100M Ethernet PCMCIA三合一網(wǎng)卡控制芯片出貨量最大則是亞信電子(ASIX)出品的AX88790系列。至于10/100/1000M網(wǎng)卡控制芯片，目前大都只推出純MAC的控制芯片，三合一的10/100/1000M網(wǎng)卡控制芯片目前只有幾家國際大廠有推出，如BROADCOM的BCM5701。

(5)新技術(shù)的支持

為了減輕CPU在處理互聯(lián)網(wǎng)網(wǎng)絡(luò)封包時(shí)的負(fù)擔(dān)，Internet Protocol的處理已經(jīng)被加入至網(wǎng)卡控制芯片當(dāng)中，例如National Semiconductor的DP83820芯片加入了IP、TCP、UDP的Checksum計(jì)算，并增加了對(duì)802.1Q VLAN tagging的支持，即當(dāng)收到一個(gè)含有VLAN tag的封包時(shí)可以自動(dòng)的將VLAN tag去除，也可將VLAN tag自動(dòng)加到要送出的封包當(dāng)中。同時(shí)也支持802.1D、802.1Q優(yōu)先排隊(duì)(priority queueing)。

2. 集線器(HUB)芯片

目前的主流的集線器芯片是交換式集線器(Switch HUB)芯片。交換器所要處理的數(shù)據(jù)包含物理層和數(shù)據(jù)鏈結(jié)層二層。一般對(duì)于只處理到數(shù)據(jù)鏈結(jié)層數(shù)據(jù)的交換器我們稱之為第二層交換器(Layer 2 Switch)。如果是第三層交換器(Layer 3 Switch)就必須能夠處理到網(wǎng)絡(luò)層(Network Layer)的數(shù)據(jù)，即利用IP Header來判斷封包的路由。一個(gè)完整的Layer 2交換器芯片是由以下數(shù)個(gè)電路所組合而成:

(1)MAC電路

它的功能同我們?cè)诮榻BNIC時(shí)所介紹的MAC是一樣的，只是如果是8 端口Switch HUBController，它的內(nèi)部就需要用到8個(gè)MAC。

(2)地址解析電路

決定封包路徑的電路我們稱之為地址解析電路(Address Resolution)，一般來說8端口Switch HUB至少可以在Lookup Table當(dāng)中記錄1024個(gè)MAC Address地址。地址解析電路又是由下面三個(gè)子電路所組合而成:

(A)地址學(xué)習(xí)電路(Address Learning)
它是將輸入封包的來源地址(Source Address)經(jīng)由Hash演算法求得到一個(gè)指向內(nèi)部Lookup table的地址，再將來源地址和來源埠兩項(xiàng)資訊一起記錄至Lookup table當(dāng)中。

(B)地址搜尋電路(Address Lookup)
它是將輸入封包的目的地址(Destination Address) 經(jīng)由Hash演算法求得到一個(gè)指向內(nèi)部Lookup table的地址，利用此地址將已記錄在Lookup Table當(dāng)中的數(shù)據(jù)拿出來和封包中的目的地地址做比對(duì)，如果發(fā)現(xiàn)有符合的地址就通知接收電路將此封包交由查詢到的埠來傳送，如果沒有發(fā)現(xiàn)有符合的地址，則就將此封包廣播給所有的埠。

(C)計(jì)算記錄壽命電路(Aging)
它會(huì)重復(fù)地去檢查Lookup Table中的每一項(xiàng)記錄，并將檢查過的數(shù)據(jù)項(xiàng)中的aging欄減1，如果此欄的值被減為零，則代表此項(xiàng)數(shù)據(jù)已經(jīng)很久時(shí)間沒有電腦來使用到。為了讓Lookup Table可以服務(wù)更多的機(jī)器，計(jì)算記錄的壽命電路會(huì)自動(dòng)地將此記錄由Lookup Table中永遠(yuǎn)刪除，以防止過時(shí)的記錄繼續(xù)霸占著Lookup Table記憶體的空間。最后導(dǎo)致Lookup Table無法記錄新的數(shù)據(jù)。

(3)交換核心(Switching Fabric)

Switch從地址解析電路得到目的地端口后，接下來必須將封包放入交換核心中送往輸出端口，目前有兩種架構(gòu)常用來實(shí)現(xiàn)交換核心電路。

(A)Crossbar
每一個(gè)輸入端口通過一個(gè)交叉點(diǎn)開關(guān)和輸出端口相連接，建立一個(gè)專屬通道，一個(gè)N端口的交換核心就須要個(gè)N×N個(gè)交叉點(diǎn)開關(guān)， 每一交叉點(diǎn)開關(guān)須要大量的連線，當(dāng)端口數(shù)增加時(shí)，其硬件復(fù)雜度也將快速的增加。一般來說，只有在須要頻寬高達(dá)數(shù)十Giga的系統(tǒng)才會(huì)使用到這樣的架構(gòu)。

(B)Shared Memory
每一個(gè)輸入端口的封包都寫入到同一個(gè)Shared Memory當(dāng)中，當(dāng)每一個(gè)輸出端口的Output Queue中有需要輸出的封包到達(dá)時(shí)，Output端口就到Shared Memory當(dāng)中讀出封包送出，要滿足所有的端口同時(shí)進(jìn)行一讀一寫的操作，還能夠達(dá)到Wire Speed的要求，其記憶體所需要的頻寬為端口數(shù)乘以線上傳輸速度(Wire Speed)的兩倍，以8端口100Mbps Switch Hub為例，其所需要Shared Memory的頻寬為8×2×100M=1.6G。目前大部份中低價(jià)位的Switch Hub芯片采用的都是這樣的架構(gòu)。

(4)封包暫存記憶體管理電路

目前的Layer 2交換器大都支持封包儲(chǔ)存再轉(zhuǎn)送(Store and Forward)的機(jī)制，所以交換器需要使用大量暫存Packet的記憶體，目前有外接記憶體(External Memory)及嵌入記憶體(Embedded Memory)兩種作法:

(A)外接記憶體(External Memory)
目前采用外接記憶體方式的交換器芯片所采用的記憶體型式大都是SDRAM or SGRAM只有極少數(shù)是使用SSRAM。采用外接記憶體的好處是這些記憶體的容量都相當(dāng)大，所以可以儲(chǔ)存較多的封包，減少啟動(dòng)流量控制(Flow Control)的頻率，讓網(wǎng)絡(luò)傳輸?shù)男侍岣摺５窍鄬?duì)的也會(huì)因此而大幅地增加芯片的接腳數(shù)，增加IC封裝的成本，以及記憶體供貨的穩(wěn)定性問題，如此都將會(huì)造成系統(tǒng)廠商備料上的困難，進(jìn)而影響到系統(tǒng)廠商使用此芯片的意愿。

(B)嵌入式記憶體(Embedded Memory)
也有的交換器芯片是將封包暫存記憶體改采嵌入式記憶體(Embedded Memory)的方式。它的好處是可以大量地減少芯片的接腳數(shù)，降低IC封裝的成本并且因?yàn)椴辉夙氁~外的去采購記憶體，故可以有效地消除系統(tǒng)廠商備料上的困難，另外因?yàn)橛洃涹w是在IC內(nèi)部，所以可以較容易的將記憶體匯流排寬度增加， 提升芯片交換數(shù)據(jù)時(shí)的頻寬。它的壞處則是封包暫存記憶體將受到很大的限制。以芯片制程來說，將記憶體整合入交換器芯片當(dāng)中，目前有采取SRAM和DRAM兩種不同的制程方式。

(C)Embedded DRAM
整合DRAM的優(yōu)點(diǎn)是其集積度高，相同的單位面積內(nèi)可以比SRAM放入更多的記憶體容量，換句話說相同的記憶體容量，DRAM所占的芯片面積(Die Size)會(huì)比SRAM小的多， 但是在與交換器芯片的整合上就需較多層的光罩、制程難度較高且良率較難掌握。

(D)Embedded SRAM
將SRAM與交換器芯片整合則制程較易，而且較為容易地去提升芯片交換數(shù)據(jù)時(shí)的頻寬。它的缺點(diǎn)是積集度會(huì)比DRAM 制程來的差。此外也要注意的是為了盡量減少嵌入記憶體容量，所以采用嵌入記憶體的交換器芯片它在封包的管理上一般是會(huì)采取小緩沖區(qū)的策略，讓有限的嵌入記憶體容量能夠處理最多的封包數(shù)。Gigabit Switch Hub Chip因?yàn)樾枰艽蟮挠洃涹w頻寬，所以目前Gigabit Switch的Packet Buffer Memory大都是采用Embedded SRAM的架構(gòu)。原因是它可以利用Pipeline SRAM的技術(shù)來提高記憶體使用的頻寬。

(E)新技術(shù)的支持：QoS
有些廠商強(qiáng)調(diào)它們的交換器芯片能夠支持IEEE 802.1q的QoS(Quality of Service)的功能，以符合VoIP(Voice over IP)、Video Conference、虛擬實(shí)境(Virtual Reality)等要求封包能夠即時(shí)傳送的網(wǎng)絡(luò)多媒體應(yīng)用的要求。也就是說Switch Hub Chip中支持Priority Queue, 能夠優(yōu)先處理權(quán)限較高的封包，藉以消除信號(hào)延遲的情形。

（5）Virtual LAN

目前大部份的交換器芯片都已經(jīng)支持了VLAN的功能，但是國際大廠外大都只支持到較為簡單的端口VLAN。較復(fù)雜的MAC based VLAN、Police based VLAN等都還沒有支持，因?yàn)檫@些必須要處理到封包當(dāng)中的VLAN tag field，例如必須在芯片內(nèi)部建立及維護(hù)一個(gè)VLAN 端口對(duì)映表，還要能夠從封包中拿取出或插入VLAN tag。這些工作都將會(huì)增加芯片設(shè)計(jì)上的復(fù)雜度。

二、網(wǎng)絡(luò)核心設(shè)備中所使用的ASIC元件

網(wǎng)絡(luò)核心設(shè)備(Core Device)包括路由器，Layer 3 Switch HUB等，主要功能是要決定載送數(shù)據(jù)的封包(Packet)的路由路徑(Routing Path)以及處理互聯(lián)網(wǎng)網(wǎng)絡(luò)上的通訊協(xié)議。

這一類設(shè)備大都是由通用CPU加上專門處理封包的ASIC所組成，以往這些設(shè)備當(dāng)中所使用到ASIC很多是屬于所謂的專用ASIC。也就是某家系統(tǒng)廠商會(huì)為了自己的需求而去開發(fā)自己專屬規(guī)格的ASIC，一般這種ASIC都是不對(duì)外銷售。如Netscreen公司，在它的Firewall Device中使用了一顆GigaScreen Security ASIC來加速封包的處理及加/解密的功能。但是因?yàn)锳SIC的開發(fā)成本相當(dāng)昂貴，為了反映研發(fā)成本，所以傳統(tǒng)上網(wǎng)絡(luò)核心設(shè)備的單價(jià)也就居高不下。

近年來由于網(wǎng)絡(luò)市場(chǎng)健康發(fā)展，網(wǎng)絡(luò)核心設(shè)備的需求量大增，很多新興的公司想要開發(fā)網(wǎng)絡(luò)核心設(shè)備卻苦于沒有ASIC可以使用。許多的ASIC Design House看準(zhǔn)了這個(gè)市場(chǎng)的潛力紛紛投入去開發(fā)這一類的ASIC，如路由表查詢芯片，Multilayer Switch芯片以及目前很熱門的網(wǎng)絡(luò)處理器(Network Processor)。

1．路由表查詢芯片

路由表的查詢?yōu)镽outer效能的瓶頸所在，路由表查詢芯片的出現(xiàn)就是利用的ASIC的方式來代替軟件查詢，以加速路由表的搜尋。最常見是基于內(nèi)容的路由查表輔助芯片(Content Addressable MemoryBased, CAM)的。NetLogic和IDT等公司都有這類的芯片銷售。

2．Multilayer Switching Engine

目前這類的芯片大都還是由國際網(wǎng)絡(luò)大廠來提供例如Allayer、Broadcom、Marvell等等，一般來說這些芯片都包含Routing Table搜索引擎、QoS排隊(duì)管理、封包分類、L3/L4 checksum re-calculate等功能，例如Allayer的AL3000 IP Frame Routing Processor就可以透過RoX-II Bus連接32個(gè)Fast Ethernet 端口或是兩個(gè)Gigabit Ethernet端口構(gòu)成一個(gè)Layer 3 Switch HUB。和CAM Based的路由查表輔助芯片不同的是它利用硬件電路方式來實(shí)現(xiàn)路由表查表演算法，然后將路由表的數(shù)據(jù)記錄在SGRAM/SDRAM當(dāng)中，它最大的優(yōu)點(diǎn)是利用SDRAM/SGRAM的價(jià)格便宜的優(yōu)勢(shì)來大量增加記錄IP Routing的筆數(shù)。以AL3000為例就可以記錄到131,072筆獨(dú)立主路由輸入。

3．網(wǎng)絡(luò)處理器(Network Processor)

網(wǎng)絡(luò)處理器(Network Processor)又可以分為兩類，一類為SOHO用的網(wǎng)絡(luò)處理器，一類為企業(yè)等級(jí)用的網(wǎng)絡(luò)處理器。

(1)SOHO用的網(wǎng)絡(luò)處理器芯片

SOHO用的網(wǎng)絡(luò)處理器其設(shè)計(jì)上的概念是將原本在電路板上的各個(gè)IC元件整合至單一芯片當(dāng)中。也就是采用所謂的SoC架構(gòu)，如此一來嵌入型微處理器將因?yàn)闇p去了信號(hào)通過接腳時(shí)造成的時(shí)間延遲，使得操作頻率可以大幅地提高，并且可以減化系統(tǒng)廠商生產(chǎn)的流程。最重要的是它可以很容易的將以前在電路板上以外接式CPU執(zhí)行的程序移植至目前以網(wǎng)絡(luò)處理器制作成的產(chǎn)品上來執(zhí)行。所以它本質(zhì)上它還是通用CPU-based的形式，大部份網(wǎng)絡(luò)上封包的處理還是得由軟件來執(zhí)行，直接利用硬件演算法來加速網(wǎng)絡(luò)封包的處理地方只占有很少的一部份。

目前有兩種類型的廠商正在研發(fā)SOHO用的網(wǎng)絡(luò)處理器，一種是原本具有CPU技術(shù)的廠商將Ethernet網(wǎng)絡(luò)功能整合至一顆SoC當(dāng)中，如金麗半導(dǎo)體(RDC)將RISC CPU、Ethernet MAC及Switch Hub整合至一顆SoC當(dāng)中，另一種是原本具有網(wǎng)絡(luò)技術(shù)的廠商將CPU整合至一顆SoC當(dāng)中，如ADMtek的SOHO Gateway Controller將ARM7/ARM9 RISC CPU整合至芯片中。

在國際廠商方面，已經(jīng)有許多廠商如Sansung、Conexant、Motorola等推出可量產(chǎn)的產(chǎn)品。以美商Conexant System Inc推出的CX82100 SOHO網(wǎng)絡(luò)處理器為例，其內(nèi)建有一組ARM 940T 144MHz RISC CPU，并擁有2組802.3媒體存儲(chǔ)控制器(MAC)、2組符合業(yè)界標(biāo)準(zhǔn)的媒體獨(dú)立介面(MII)/七組線路(7W)、一套USB介面、一套專屬程序記憶體匯流排、一組擴(kuò)充匯流排、一組聯(lián)合測(cè)試協(xié)會(huì)(JTAG)介面、以及多套時(shí)脈與一般用途IO(GPIO)。這樣的架構(gòu)能夠讓制造商將這款裝置透過MII/7W介面連結(jié)至任何PHY元件，再經(jīng)由Embedded CPU執(zhí)行不同的網(wǎng)絡(luò)應(yīng)用程序，就可以讓系統(tǒng)制造商很有彈性的設(shè)計(jì)出不同的網(wǎng)絡(luò)產(chǎn)品。

(2)企業(yè)或骨干等級(jí)用的網(wǎng)絡(luò)處理器

此類的網(wǎng)絡(luò)處理器主要的市場(chǎng)是在于企業(yè)使用的網(wǎng)絡(luò)設(shè)備、廣域網(wǎng)絡(luò)的交換設(shè)備、甚至骨干網(wǎng)絡(luò)以及電信核心網(wǎng)絡(luò)的產(chǎn)品，這些設(shè)備的傳輸速度已經(jīng)由每秒百萬位元(Mega)等級(jí)進(jìn)入Giga等級(jí)，它所需要的是一個(gè)具有可程序控制封包分類能力以及具有高速查表能力的芯片。并且要能夠處理第三層到第四層甚至更高層的通訊協(xié)議的封包的交換，分類及路由的決定。此類的網(wǎng)絡(luò)處理器一般都內(nèi)含有兩種不同型式的微處理器一起工作，這樣分工的里由是因?yàn)榭梢园裠ata-plane及control-plane兩種不同特性的封包分別由不同的CPU來處理，data-plane packet需要快速的路徑，control-plane packet只需要較慢速的路徑就可以了，需要快速路徑的操作包括classification、lookups or priority checking等功能，它們需要對(duì)于每一個(gè)封包的處理都能夠達(dá)到wire speed 的要求。所以在網(wǎng)絡(luò)處理器芯片當(dāng)中會(huì)有特別的微引擎(Microengine)來加速這類封包的處理，另外對(duì)屬于control-plane的封包因?yàn)槠鋽?shù)據(jù)量不會(huì)太大，所以為了兼顧彈性一般網(wǎng)絡(luò)處理器芯片會(huì)將此部份交由一通用型CPU來處理。

目前這類的芯片大都是由國際的廠商來提供，如Intel、MMC、IBM等。以英特爾(Intel)推出的IntelXP1200網(wǎng)絡(luò)處理器為例，它就配備有高速的32bits StrongARM嵌入型處理器來處理control-plane的封包，并且可以透過32bit PCI匯流排，快取記憶體(Cache)與外部溝通，此外，每個(gè)IXP1200內(nèi)部含有6個(gè)32bit多線程(Multithreaded) RISC微引擎(Micro-engine)來處理data-plane的封包，能夠?qū)Ψ獍休d的數(shù)據(jù)進(jìn)行bit、byte、word、longword等操作。這6個(gè)微引擎他們是各自獨(dú)立運(yùn)作的，但彼此之間也可以透過記憶體或暫存器互換資訊，其吞吐量(throughput)可以達(dá)到每秒鐘處理超過三百萬個(gè)Ethernet封包。

三、網(wǎng)絡(luò)服務(wù)設(shè)備中所使用的ASIC元件

網(wǎng)絡(luò)服務(wù)設(shè)備(Service Device)主要包含了各式各樣的伺服器(Server)及防火墻(Firewall)，這些網(wǎng)絡(luò)設(shè)備有些是利用個(gè)人電腦作為一個(gè)平臺(tái)，在上面執(zhí)行特定的軟件就變化出不同功能的設(shè)備，例如Mail Server、Web Server、Printer Server、Firewall等。也有一些廠商直接將整個(gè)系統(tǒng)做在一塊電路板上，在上面執(zhí)行自己的作業(yè)系統(tǒng)及軟件，得到的好處是可以不受個(gè)人電腦作業(yè)系統(tǒng)的限制，發(fā)展出具有自己特色的產(chǎn)品，另外成本可以更低。

不管是上述那一種型式的產(chǎn)品，當(dāng)它的系統(tǒng)復(fù)雜度提高時(shí)都必須靠ASIC來加速網(wǎng)絡(luò)的處理。這類的ASIC可概分為互聯(lián)網(wǎng)網(wǎng)絡(luò)處理器(Internet Processor)及網(wǎng)絡(luò)安全芯片(SecurityProcessor)兩種。

1．互聯(lián)網(wǎng)網(wǎng)絡(luò)處理器(Internet Processor)

互聯(lián)網(wǎng)網(wǎng)絡(luò)上所使用的通訊協(xié)議是TCP/IP，一些ASIC廠商針對(duì)TCP/IP的特性開發(fā)出以硬件方式來處理互聯(lián)網(wǎng)網(wǎng)絡(luò)通訊協(xié)議的芯片。包括有TCP、UDP、ICMP、ARP、DHCP等協(xié)議，它提供存儲(chǔ)界面讓CPU可以透過暫存器控制的方式下達(dá)建立或移除TCP/UDP連線的命令，或是讀取目前TCP/UDP 連線的狀況，并且還可以自動(dòng)計(jì)算/產(chǎn)生IP層或TCP/UDP層的Checksum，即將網(wǎng)絡(luò)第三、四層連線的工作全都交由此單芯片來執(zhí)行，如此一來將可讓大幅減輕CPU在處理互聯(lián)網(wǎng)網(wǎng)絡(luò)連線時(shí)的負(fù)荷，相對(duì)來說就是提高了網(wǎng)絡(luò)傳輸時(shí)的吞吐量(Throughput)，讓CPU更多的時(shí)間去執(zhí)行更多互聯(lián)網(wǎng)網(wǎng)絡(luò)高層的應(yīng)用程序。目前屬于這類的芯片有Seiko的iChip、WIZnet的2Chip等，它們主要針對(duì)的市場(chǎng)是資訊家電、移動(dòng)通訊及個(gè)人數(shù)字助理等。

2．網(wǎng)絡(luò)安全加速器/處理器芯片

網(wǎng)絡(luò)安全芯片(Security Accelerator/Processor)可以運(yùn)用在加解密加速卡或是防火墻設(shè)備上做為加解密及認(rèn)證加速器之用。隨著電子商務(wù)的蓬勃發(fā)展，SSL技術(shù)已被大部份的Web Server及Browser廣泛的用來保護(hù)線上交易時(shí)的數(shù)據(jù)，SSL是利用公開金鑰的加密技術(shù)(RSA)來作為用戶端與主機(jī)端在傳送機(jī)密數(shù)據(jù)時(shí)的加密通訊協(xié)議。要得到金鑰必須要經(jīng)過高次方模指數(shù)運(yùn)算(180bit exponent)。

另外，虛擬私人網(wǎng)絡(luò)(VPN)也是網(wǎng)絡(luò)安全芯片可以發(fā)揮功用的地方，因?yàn)樵诮踩耐ㄓ嵐艿罆r(shí)，必須利用公開金鑰的加密技術(shù)來交換金鑰，在建立連線之后，必須要利用對(duì)稱式加密技術(shù)將所有在網(wǎng)絡(luò)上傳輸?shù)姆獍膬?nèi)容都經(jīng)過加密的處理后傳遞再給對(duì)方，如果將此加密的工作都交由電腦上的軟件來執(zhí)行，將會(huì)消耗掉大量的CPU處理時(shí)間，使用網(wǎng)絡(luò)安全芯片就可以有效地將CPU的負(fù)荷轉(zhuǎn)移至芯片，節(jié)省CPU運(yùn)算的時(shí)間。

目前網(wǎng)絡(luò)安全芯片大都是透過PCI BUS和電腦連接，它動(dòng)作的程序是Host CPU先將封包數(shù)據(jù)或Key Setup資訊存在系統(tǒng)記憶體中，再將指向定義這些封包和Key Setup資訊的結(jié)構(gòu)的指標(biāo)傳給芯片，芯片就可以藉由這個(gè)指標(biāo)去取得數(shù)據(jù)來加密封包或產(chǎn)生金鑰，完成處理后再經(jīng)由中斷呼叫的方式將處理狀況回報(bào)給Host CPU知道，加密過的數(shù)據(jù)可以再經(jīng)由PCI BUS送回給Host CPU，CPU再去啟動(dòng)網(wǎng)絡(luò)處理程序?qū)⒚芪陌b成TCP/IP封包后送至目的地。目前的網(wǎng)絡(luò)安全芯片大都有提供下列以下幾種加解密的功能。

(1)單向雜湊函數(shù)

MD5資訊摘要(Message Digest)是將輸入的任意長度的明文，壓縮成一個(gè)完全唯一的128位元密碼。SHA/SHA-1則是將任意長度的明文處理產(chǎn)生160位元的雜湊函數(shù)值，其安全性較高，但速度較慢。

(2)非對(duì)稱式加密

RSA密碼系統(tǒng)包含金匙的產(chǎn)生，加密與解密，強(qiáng)質(zhì)數(shù)的產(chǎn)生等。要完成這些數(shù)學(xué)運(yùn)算需要包括模運(yùn)算、模乘法運(yùn)算、模指數(shù)運(yùn)算、模反元素運(yùn)算、隨機(jī)函數(shù)產(chǎn)生器等幾個(gè)部份。這些運(yùn)算的數(shù)字至少都為數(shù)百位元次方的整數(shù)，所以就算已經(jīng)利用硬件平行處理來加速運(yùn)算，還是須要花費(fèi)數(shù)百ms的時(shí)間才可以計(jì)算完畢。

(3)對(duì)稱式加密

目前最常用有DES(Data Encryption Standard)、3DES等，其主要的設(shè)計(jì)概念是將輸入的原始數(shù)據(jù)，我們稱之為明文(plaintext)，配合金匙一起進(jìn)行數(shù)個(gè)回合的排列(permutation)及交換(substitution)等運(yùn)算，最后可以得到一筆攪亂的數(shù)據(jù)，我們稱之為密文(ciphertext)。再將此密文傳遞給對(duì)方，如果對(duì)方擁有相同的金匙則經(jīng)由相反程序的運(yùn)算就可得到原始的明文數(shù)據(jù)。DES(Data Encryption Standard)是由美國國防部于80年代制定的數(shù)據(jù)加密標(biāo)準(zhǔn)。它是一種區(qū)塊加密方法，它將欲加密的信息分割成64位元的區(qū)塊，再利用56bits的密鑰加密。由于密鑰長度不長，再加上電腦運(yùn)算速度愈來愈快，利用窮舉法破解密鑰已非遙不可及的事，其替代方案是采用3DES，3DES是利用兩把56bit或三把56bits不同的密鑰利用DES演算法將數(shù)據(jù)連續(xù)加密三次，一般相信，使用3DES要比DES安全得多。但是相對(duì)的所花費(fèi)的時(shí)間也較長。

(4)串流式加密

RC2與RC4則是美國RSA公司提出的用串流式加密方法，它是屬于對(duì)稱式的加密技術(shù)，RC2是用64位元的區(qū)塊加密，RC4將密鑰長度變成一個(gè)變數(shù)，可以隨需要增長密鑰位元，一次計(jì)算一個(gè)位元組(byte)。

四、結(jié)論

在網(wǎng)絡(luò)存儲(chǔ)設(shè)備中使用的芯片將走向高度的垂直/水平整合，就是將MAC、PHY、Transceiver，三種元件整合至一片芯片上，水平整合是將SRAM/DRAM記憶體及更多端口數(shù)整合至一片芯片上。在網(wǎng)絡(luò)核心設(shè)備中使用的芯片將有兩個(gè)走向，往SOHO等級(jí)使用的芯片將走向系統(tǒng)單芯片(SoC)，往企業(yè)或骨干等級(jí)使用的芯片將走向網(wǎng)絡(luò)處理器芯片(Network Processor)，它們共同的特征就是要兼顧系統(tǒng)發(fā)展的彈性及網(wǎng)絡(luò)的效能。在網(wǎng)絡(luò)服務(wù)設(shè)備中使用的芯片將更強(qiáng)調(diào)對(duì)于特定功能的加速性能。

一顆芯片的開發(fā)過程是相當(dāng)煩瑣的，由規(guī)格的訂定開始、硬件架構(gòu)的決定、邏輯電路的設(shè)計(jì)及驗(yàn)證、邏輯閘的布局及繞線、制作光罩、到了晶圓廠生產(chǎn)成為芯片回來還要再送到封裝廠打線制作成一個(gè)顆IC，最后還要送到測(cè)試廠將測(cè)試向量……這些程序所需要的時(shí)間及成本都是相當(dāng)高的，所以在網(wǎng)絡(luò)產(chǎn)業(yè)中，系統(tǒng)廠商和IC提供廠商之間的關(guān)系是非常密切的，為了減少系統(tǒng)廠商Design In的阻力，IC提供廠商都會(huì)將相關(guān)的軟件以Turn-key的方式提供給系統(tǒng)廠商，同時(shí)系統(tǒng)廠商也扮演規(guī)格訂定者的角色，在IC提供廠商進(jìn)行新產(chǎn)品開發(fā)時(shí)就一同參與IC開發(fā)的工作，這樣良性的互動(dòng)關(guān)系讓IC提供廠商設(shè)計(jì)出來的IC能夠符合市場(chǎng)的需要。