現(xiàn)代數(shù)字集成電路(IC)主要使用CMOS工藝制造。CMOS器件的靜態(tài)功耗很低，但是在高速開關(guān)的情況下，CMOS器件需要電源提供瞬時功率，高速CMOS器件的動態(tài)功率要求超過同類雙極性器件。因此必須對這些器件加去耦電容以滿足瞬時功率要求。
1．集成電路封裝
現(xiàn)在集成電路有多種封裝結(jié)構(gòu)，對于分離元件，引腳越短EMI問題越小。因為表貼器件有更小的安裝面積和更低的安裝位置，因此有更好的EMC性能，因此應(yīng)首選表貼器件。甚至直接在PCB板上安裝裸片。
IC的引腳排列也會影響EMC性能。電源線從模塊中心連到IC引腳越短，它的等效電感越小。因此VCC與GND之間的去耦電容越近越有效。
無論是集成電路、PCB板還是整個系統(tǒng)，時鐘電路是影響EMC性能的主要因素。集成電路的大部分噪聲都與時鐘頻率及其多次諧波有關(guān)。因此無論電路設(shè)計還是PCB設(shè)計都應(yīng)該考慮時鐘電路以減少噪聲。合理的地線、恰當?shù)娜ヱ铍娙莺团月冯娙菽軠p小輻射。用于時鐘分配的高阻抗緩沖器也有助于減小時鐘信號的反射和振蕩。
對于使用TTL和CMOS器件的混合邏輯電路，由于其不同的開關(guān)/保持時間，會產(chǎn)生時鐘抖動、信號和電源的諧波。為避免這些潛在的問題，最好使用同系列的邏輯器件。由于CMOS器件的門限寬，現(xiàn)在大多數(shù)設(shè)計者選用CMOS器件。由于制造工藝是CMOS工藝，因此微處理器的接口電路也優(yōu)選這種器件。需要特別注意的是，未使用的CMOS引腳應(yīng)該接地線或電源。
在MCU電路中，噪聲來自沒連線/終端的輸入，以至MCU執(zhí)行錯誤的代碼。
它也是設(shè)計微控制器接口首選的邏輯系列產(chǎn)品，這些微控制器也是基于CMOS技術(shù)制造的。關(guān)于CMOS設(shè)備，應(yīng)該注意的是不用的輸入引腳要懸空或者接地。在MCU電路中，噪聲環(huán)境可能引起這些輸入端運行混亂，還導(dǎo)致MCU運行亂碼。
2．電壓校準
對于典型的校準電路，適當?shù)娜ヱ铍娙輵?yīng)該盡可能近地放置在校準電路的輸出位置，因為在跟蹤過程中,距離在校準的輸出和負荷之間將會對電感產(chǎn)生一定影響，并引起校準電路的內(nèi)部振動。一個典型例子，在校準電路的輸入和輸出中，加上0.1uF的去耦電容可以避免可能的內(nèi)在振動和也能過濾高頻噪聲。除此之外，為了減少輸出脈動，要加上一個相對大的旁路電容(10uF/A)。
為校準電路選擇旁路和去耦電容時，電容要放到離校準裝置盡可能近的地方。
3．線路終端
當電路在高速運行時,在源和目的間的阻抗匹配非常重要。因為錯誤的匹配將會引起信號反饋和阻尼振蕩。過量的射頻能量將會輻射或影響到電路的其它部份，引起EMI問題。信號的端接有助于減少這些不需要的結(jié)果。
信號端接不但能減少在源和目的之間匹配阻抗的信號反饋和阻尼震蕩，而且也能減緩信號邊沿的快速上升和下降。
有很多種信號端接的方法，每種方法都有其利弊。下面給出了信號端接方法一覽表。
端接類型 相對成本 增加延遲 功率需求 臨界參數(shù) 特性
串聯(lián) 低 是 低 RS = Z0 = R0 好的DC噪聲極限
并聯(lián) 低 小 高 R = Z0 功率消耗是一個問題
RC 中 小 中 R = Z0
C = 20-600pF 阻礙帶寬同時增加容性
Thevenin 中 小 高 R = 2 x Z0 對CMOS需要高功率
二極管 高 小 低 - 極限過沖；二極管振鈴
進一步信息，請訪問http://www.freescale.com.cn/download_center/count/mcu/EMC_AN2321.asp，或參照英文原文《Designing for Board Level Electromagnetic Compatibility》編號AN2321/D，具體鏈接為http://www.freescale.com/files/microcontrollers/doc/app_note/AN2321.pdf。
