除了元器件的選擇和電路設(shè)計之外，良好的印制電路板(PCB)布線在電磁兼容性中也是一個非常重要的因素。既然PCB是系統(tǒng)的固有成分，在PCB布線中增強(qiáng)電磁兼容性不會給產(chǎn)品的最終完成帶來附加費用。

有一點需要注意，PCB布線沒有嚴(yán)格的規(guī)定，也沒有能覆蓋所有PCB布線的專門規(guī)則。大多數(shù)PCB布線受限于板子的大小和銅板的層數(shù)。一些布線技術(shù)可以應(yīng)用于一種電路，卻不能用于另外一種，這主要依賴于布線工程師的經(jīng)驗。

然而還是有一些普遍的規(guī)則，這些規(guī)則將作為普遍指導(dǎo)方針來對待。任何人都應(yīng)記住一個拙劣的PCB布線能導(dǎo)致更多的電磁兼容問題，而不是消除這些問題，在很多例子中，就算加上濾波器和元器件也不能解決這些問題。到最后，不得不對整個板子重新布線。因此，在開始時養(yǎng)成良好的PCB布線習(xí)慣是最省錢的辦法。

1．PCB基本特性

一個PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓、走線和預(yù)浸處理。在多層PCB中，設(shè)計者為了方便調(diào)試，會把信號線布在最外層。PCB上的布線是有阻抗、電容和電感特性的。
• 阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。例如，1盎司銅則有0.49m單位面積的阻抗。
• 電容：布線的電容是由絕緣體(EoEr)、電流到達(dá)的范圍(A)以及走線間距(h)決定的。用等式表達(dá)為C=EoErA/h，Eo是自由空間的介電常數(shù)(8.854pF/m)，Er是PCB基體的相關(guān)介電常數(shù)(在FR4碾壓中為4.7)。
• 電感：布線的電感平均分布在布線中，大約為1nH/m。對于1盎司銅線來說，在0.25mm (10mil)厚的FR4碾壓情況下，位于地線層上方的0.5mm(20mil)寬，20mm (800mil)長的線能產(chǎn)生9.8m的阻抗，20nH的電感以及與地之間1.66pF的耦合電容。

將上述值與元器件的寄生效應(yīng)相比，這些都是可以忽略不計的，但所有布線的總和可能會超出寄生效應(yīng)。因此，設(shè)計者必須將這一點考慮進(jìn)去。下面便是PCB布線的普遍方針：
• 增大走線的間距以減少電容耦合的串?dāng)_；
• 采用平行的布電源線和地線，使PCB電容達(dá)到最佳；
• 將敏感的高頻線布在遠(yuǎn)離高噪聲電源線的地方；
• 加寬電源線和地線以減少電源線和地線的阻抗。

2．分割

分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線。

圖1 分割功能塊

圖1給出了用分割技術(shù)將4個不同類型的電路分割開的例子。在地線面，非金屬的溝用來隔離四個地線面。L和C作為板子上的每一部分的過濾器，減少不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時功率需量而要求放在電源入口處。接口電路可能會需要靜電釋放(ESD)和暫態(tài)抑制的器件或電路。對于L和C來說，最好使用不同的值，而不是用一個大的L和C，因為這樣它便可以為不同的電路提供不同的濾波特性。

3．局部電源和IC間的去耦

局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻脈動濾波器的作用，同時作為一個電勢貯存器以滿足突發(fā)的功率需求。此外，在每個IC的電源和地之間都應(yīng)當(dāng)有去耦電容，這些去耦電容應(yīng)該盡可能的接近引腳。這將有助于濾除IC的開關(guān)噪聲。

4．基準(zhǔn)面的射頻電流

不管是多層PCB的基準(zhǔn)接地層還是單層PCB的地線，電流的路徑總是從負(fù)載回到電源。返回通路的阻抗越低，PCB的電磁兼容性能越好。由于流動在負(fù)載和電源之間的射頻電流的影響，長的返回通路將在彼此之間產(chǎn)生互耦。因此返回通路應(yīng)當(dāng)盡可能的短，環(huán)路區(qū)域應(yīng)當(dāng)盡可能的小。

5．布線分離

布線分離的作用是將PCB同一層內(nèi)相鄰線路之間的串?dāng)_和噪聲耦合最小化。3W規(guī)范表明所有的信號(時鐘、視頻、音頻、復(fù)位等等)都必須象圖2所示那樣，在線與線，邊沿到邊沿間予以隔離。為了進(jìn)一步減小磁耦合，將基準(zhǔn)地布放在關(guān)鍵信號附近以隔離其他信號線上產(chǎn)生的耦合噪聲。

圖2 線跡隔離

6．保護(hù)與分流線路

在時鐘電路中，局部去耦電容對于減少沿著電源干線的噪聲傳播有著非常重要的作用。但是時鐘線同樣需要保護(hù)以免受其他電磁干擾源的干擾，否則，受擾時鐘信號將在電路的其他地方引起問題。

圖3 分流與保護(hù)線路

設(shè)置分流和保護(hù)線路是對關(guān)鍵信號，比如對在一個充滿噪聲的環(huán)境中的系統(tǒng)時鐘信號進(jìn)行隔離和保護(hù)的非常有效的方法。在圖3中，PCB內(nèi)的并聯(lián)或者保護(hù)線路是沿著關(guān)鍵信號的線路布放。保護(hù)線路不僅隔離了由其他信號線上產(chǎn)生的耦合磁通，而且也將關(guān)鍵信號從與其他信號線的耦合中隔離開來。

分流線路和保護(hù)線路之間的不同之處在于分流線路不必被端接(與地連接)，但是保護(hù)線路的兩端都必須連接到地。為了進(jìn)一步的減少耦合，多層PCB中的保護(hù)線路可以每隔一段就加到地的通路。

7．接地技術(shù)

接地技術(shù)既可應(yīng)用于多層PCB，也可應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，以此減少從電路返回到電源之間的接地回路的電勢。

a) 單層PCB的接地線
在單層(單面)PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5mm(60mil)。由于在單層PCB上無法實現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線路阻抗與電感的變化。

b) 雙層PCB的接地線
在雙層(雙面)PCB中，對于數(shù)字電路優(yōu)先使用地格柵/點陣布線，這種布線方式可以減少接地阻抗，接地回路和信號環(huán)路。像在單層PCB中，地線和電源線的寬度最少應(yīng)為1.5mm。另外的一種布局是將接地層放在一邊，信號和電源線放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。

c) 保護(hù)環(huán)
保護(hù)環(huán)是一種可以將充滿噪聲的環(huán)境(比如射頻電流)隔離在環(huán)外的接地技術(shù)，這是因為在通常的操作中沒有電流流過保護(hù)環(huán)。

d) PCB電容
在多層板上，由分離電源面和地面的絕緣薄層產(chǎn)生了PCB電容。在單層板上，電源線和地線的平行布放也將導(dǎo)致這種電容效應(yīng)。PCB電容的一個優(yōu)點是它具有非常高的頻率響應(yīng)和均勻的分布在整個面或整條線上的低串聯(lián)電感。它等效于一個均勻分布在整個板上的去耦電容。沒有任何一個單獨的分立元件具有這個特性。

e) 高速電路與低速電路
布放高速電路時應(yīng)使其更接近接地面，而低速電路應(yīng)使其接近電源面。

f) 地的銅填充
在某些模擬電路中，沒有用到的電路板區(qū)域是由一個大的接地面來覆蓋，以此提供屏蔽和增加去耦能力。但是假如這片銅區(qū)是懸空的(比如它沒有和地連接)，那么它可能表現(xiàn)為一個天線，并將導(dǎo)致電磁兼容問題。

g) 多層PCB中的接地面和電源面
在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個板上產(chǎn)生一個大的PCB電容。速度最快的關(guān)鍵信號應(yīng)當(dāng)臨近接地面的一邊，非關(guān)鍵信號則布放為靠近電源面。

h) 電源要求
當(dāng)電路需要不止一個電源供給時，采用接地將每個電源分離開。但是在單層PCB中多點接地是不可能的。一種解決方法是把從一個電源中引出的電源線和地線同其他的電源線和地線分隔開，這同樣有助于避免電源之間的噪聲耦合。

進(jìn)一步信息，請訪問http://www.freescale.com.cn/download_center/count/mcu/EMC_AN2321.asp，或參照英文原文《Designing for Board Level Electromagnetic Compatibility》編號AN2321/D，具體鏈接為http://www.freescale.com/files/microcontrollers/doc/app_note/AN2321.pdf。